[글로벌-Biz24 ]삼성전자, 2024년이면 대만 파운드리업체 TSMC 추월

삼성전자가 세계 반도체 위탁생산(파운드리) 시장 점유율 1위인 대만업체 TSMC를 오는 2024년에 추월할 것이라는 전망이 나왔다.

로이터통신 등 외신은 6일 삼성전자가 TSMC보다 먼저 GAAFET(게이트 올 어라운드 필드 이펙트 트랜지스터:Gate All Around Field Effect Transistor)'기술로 이동할 예정"이라며 "이는 TSMC가 2024 년에는 현재 1위에서 3위로 밀려날 수 있다는 얘기"라고 보도했다.
GAA(게이트 올 어라운드:Gate All Around)는 핀펫(Fin-FET)공정 이후 차세대 공정으로 꼽히는 기술이다. 핀펫은 3차원 트랜지스터 입체 구조 게이트 모양이 마치 물고기 지느러미(핀:Fin)와 비슷하다고 해서 붙여진 이름이다. 핀펫은 기존 2차원 평면구조에 비해 한꺼번에 많은 전자를 처리할 수 있다는 장점이 있다.

이에 비해 GAA 구조는 전류가 흐르는 통로인 원통형 채널(Channel) 전체를 게이트(Gate)가 둘러싸고 있어 3면을 감싸는 지느러미 모양의 핀펫(FinFET) 구조에 비해 전류 흐름을 더욱 세밀하게 제어할 수 있다.

쉽게 설명하면 GAA는 '올 어라운드(4차원 구조)'이기 때문에 3차원인 핀펫보다 접점을 한 차원 더 늘렸다. 이에 따라 전자 이동량이 더욱 미세하게 조절되고 회로 동작속도도 빠르다는 장점이 있다.

TSMC는 삼성전자보다 먼저 3나노 공정 양산에 돌입했지만 삼성전자는 3나노 공정에 GAA 기술을 적용한다고 밝혀 두 회사 기술력 차이가 향후 파운드리 시장 점유율 판도를 바꿀 것으로 보인다.

나노(1 나노미터(nm)=10억분의 1m) 공정은 반도체 주재료인 웨이퍼 원판의 트랜지스터 게이트 두께(선폭)를 뜻한다. 반도체는 두께가 좁을수록 소비전력이 감소하고 처리 속도가 향상된다.

이와 관련해 삼성전자는 2018년 GAA를 3나노 공정에 도입하겠다고 공개한 후 지난해에는 3GAE(3나노 게이트 올 어라운드 얼리(Gate-All-Around Early)의 공정 설계 키트(PDK v0.1:Process Design Kit)를 반도체 설계 전문회사(팹리스) 고객에게 배포했다.
공정 설계 키트는 파운드리 회사 제조공정에 최적화된 설계를 지원하는 데이터 파일이다. 이를 활용하면 팹리스 업체가 제품 설계를 보다 쉽게 할 수 있어 시장 출시까지 걸리는 기간을 줄이고 경쟁력을 높일 수 있다는 게 삼성전자의 설명이다.

삼성전자가 올해 2분기 양산에 착수한 5나노 제품과 비교하면 3나노 제품은 칩 면적을 35％ 이상 줄일 수 있고 소비전력을 50％ 감소시키면서도 성능은 30％ 향상할 수 있다.

3나노 이하 초미세 회로에 도입될 GAA 구조의 트랜지스터는 모바일, 인공지능(AI), 5세대(5G) 이동통신, 자동차 전자장비(전장), 사물인터넷(IoT) 등 고성능과 저전력을 요구하는 차세대 반도체에 적극 활용될 예정이다.


세계 최대 파운드리 업체 TSMC 역시 2022년까지 3나노 반도체를 양산하겠다는 목표를 밝힌 바 있으나 기존 공정에 사용한 핀펫(FinFET)을 그대로 유지할 것으로 보인다.

TSMC는 3나노 공장에 28조 원과 4000명의 인력을 투입해 본격적으로 3나노 양산에 뛰어들었다.

TSMC는 이 공장에서 내년부터 3나노 반도체를 시험 생산하고 2022년 하반기 3나노 반도체 양산에 돌입할 계획이다.

도현우 NH투자증권 연구원은 "파운드리 공정 경쟁력은 TSMC가 삼성전자보다 높지만 5나노에서는 근접한 수준에 이르고 3나노부터 삼성전자의 경쟁력이 더욱 높아질 것"이라고 내다봤다.


한현주 글로벌이코노믹 기자 kamsa0912@g-enews.com