인텔 하이-NA 선제 가동… 삼성·SK·TSMC 차세대 양산 시표 조율

인텔이 2026년 7월 차세대 노광 장비인 하이-NA EUV를 일부 레이어에 적용한 팬서 레이크 생산을 공식 발표하며 미세 공정 경쟁에서 1단계 앞서 나갔다.

새미팬스는 9월 25일(현지시각) 인텔이 18A 공정에서 기존 0.33NA 장비와 0.55NA 하이-NA 장비를 병행해 노광 자격을 부여한 구조를 취했으며, 전체 공정으로의 확대 여부는 아직 확정하지 않았다고 보도했다. 삼성전자와 SK하이닉스가 2028년 디램 공정 도입을 목표로 잡은 상황에 글로벌 노광 장비 공급망 재편이 한국 메모리 생산성 경쟁에 직접 영향을 미친다.


인텔은 하이-NA EUV를 적용한 팬서 레이크 양산 칩 공정을 2026년 7월에 공식 발표했다. 인텔은 2024년부터 시험 생산을 거쳤다. 이어 2026년 1월부터 하이-NA를 일부 레이어에 적용한 팬서 레이크 칩을 판매 중이며 7월에 이를 공식화했다. 이번 적용 대상은 팬서 레이크 칩의 일부 레이어에 한정된다.
인텔은 18A 공정에서 기존 0.33NA NXE 스캐너와 0.55NA EXE 스캐너를 병행해 노광 자격을 부여했다. 특정 레이어에 한해 양쪽 장비로 모두 노광할 수 있는 구조를 취해 초기 공정 위험을 분산했다. 아직 전체 공정으로 장비 적용을 확대하지는 않은 단계다.

하이-NA EUV 장비는 네덜란드 ASML이 제작한다. 기존 EUV 장비보다 큰 거울을 탑재해 더 미세한 회로 패턴을 형성할 수 있다. 미세 패턴 형성은 일부 반도체 부품을 제작할 때 필요한 공정 단계를 줄여 생산 시간을 단축한다.


삼성전자는 2028년부터 디램 메모리 생산에 하이-NA EUV를 투입한다는 계획을 제시했다. SK하이닉스도 2028년 무렵 디램 생산에 이 장비를 투입할 예정이라고 로이터 통신 등 후속 보도가 전했다. 한국 메모리 제조사 두 곳 모두 로직 칩이 아닌 첨단 디램 메모리 라인에 차세대 장비를 먼저 배치한다는 일정을 세웠다.

반면 글로벌 파운드리 1위인 대만 TSMC는 상대적으로 신중한 태도를 취하고 있다. TSMC는 하이-NA EUV를 2030년부터 로직 반도체 대규모 양산에 사용할 계획이다. 2029년 로드맵까지는 기존 EUV 기술을 유지하기로 결정했다.

장비 도입과 함께 포토마스크 규격 전환도 업계 현안으로 떠올랐다. 현재 반도체 기업들은 사용하는 6인치 포토마스크를 12인치로 전환하는 방안을 살피고 있다. 포토마스크는 회로 패턴을 담는 부품으로 크기가 커지면 단위 시간당 생산량을 늘릴 수 있다. 다만 TSMC와 ASML이 2031년까지 12인치 파일럿 라인을 구축해 2033년 대량 양산을 목표로 설정한 만큼 실제 생산 체제 전환에는 기술 검증 기간이 더 소요된다.

하이-NA EUV 도입은 한국 메모리 반도체 생산성에 기회와 부담을 동시에 안긴다. 삼성전자와 SK하이닉스가 개발 중인 10나노급 이하 첨단 디램은 미세화가 진행될수록 다중 패터닝 공정이 늘어나 생산 기간과 비용이 증가한다. 하이-NA 장비를 활용하면 패터닝 단계를 줄여 수율을 방어하고 공정 효율을 높일 수 있다.

반면 장비 도입에 따르는 재무 부담은 위험 요인이다. 고가의 장비 도입 가격은 초기 감가상각비 부담을 키운다. 구체적인 장비 공급 단가와 도입 계약액은 외부에 공개되지 않았다. 12인치 포토마스크와 신형 펠리클을 비롯한 주변 생태계 구축 속도가 장비 도입 속도를 따라가지 못하면 기대했던 원가 절감 효과가 줄어들 수 있다는 분석이 나온다.

반도체 업계의 하이-NA EUV 경쟁은 향후 장비 공급 안정성과 제조 원가 검증 결과가 판도를 가를 변수다. 기존 0.33NA 장비 기반 공정의 단가 경쟁력이 유지될 경우 2028년 디램 양산 적용 일정은 시장 상황에 따라 조정될 수 있다.


김주원 글로벌이코노믹 기자 park@g-enews.com