TSMC·인텔 ‘유리기판 전선’ 본격화… 패널 전환이 바꾸는 AI 반도체 권력지도

글로벌 첨단 반도체 패키징 시장이 기존 실리콘 웨이퍼 중심에서 유리기판 기반의 사각형 패널로 변모하는 구조적 패러다임 전환기를 맞이했다.

정보기술(IT) 전문 매체 Wccftech는 대만 상업시보를 인용해 세계 최대 파운드리(반도체 위탁생산) 기업인 TSMC가 기존 칩온웨이퍼온서브스트레이트(CoWoS)의 물리적 한계를 극복하기 위해 일부 업계에서 'CoPoS(Chip-On-Panel-on-Substrate)'로 지칭되는 차세대 패널 레벨 첨단 패키징 구조의 기술 개발과 생태계 구축을 타진 중이라고 20일(현지시각) 보도했다.

고대역폭메모리(HBM)와 인공지능(AI) 프로세서의 크기가 급격히 커지면서 발생하는 병목 현상을 해결하기 위해 기판의 핵심 소재를 실리콘에서 유리로, 형태를 원형에서 사각형으로 바꾸는 공정 혁신을 가속한다는 구상이다.

이는 이미 유리기판 상용화 로드맵을 선언한 미국 인텔과 첨단 패키징 시장의 주도권을 쥐려는 대만 파운드리·후공정(OSAT) 연합 간의 새로운 표준 전쟁을 의미한다. 차세대 AI 칩 후공정 주도권을 선점하기 위한 글로벌 거인들의 전선이 형성되면서, 삼성전자와 SK하이닉스 등 국내 반도체 핵심 기업들 역시 기술 로드맵을 정밀 재점검해야 한다는 지적이 나온다.

TSMC가 검토 중인 차세대 패널 레벨 패키징(PLP)의 핵심은 버려지는 원자재 면적을 최소화해 대형 AI 칩의 생산성을 극대화하는 데 있다. 기존 300mm 원형 웨이퍼를 사용하는 CoWoS 공정은 직사각형 모양의 반도체 칩을 배치하고 남는 가장자리 면적이 많아 미세 공정 비용 상승의 원인으로 지목되어 왔다.

글로벌 시장조사업체 욜그룹(Yole Group)의 2024년 첨단 패키징 보고서에 따르면 대형 AI 패키지 공정 기준 가로·세로 600mm 크기의 사각 패널을 도입하면 면적 효율성이 81%에 이르러 기존 원형 웨이퍼의 효율성인 45%를 배 가까이 웃돈다. 원형에서 정사각형 패널로 공정을 전환할 경우 원자재 활용률은 기존 70% 미만에서 90% 이상으로 상승하며, 대형 AI 패키지 공정 조건에서 동일 면적 생산 기준 단위당 비용을 최대 30%까지 대폭 절감할 수 있는 것으로 분석된다.

초거대 AI 모델 연산을 위해 대면적 고성능 칩 수요가 폭증하는 상황에서 사각 패널 구조는 기하학적 낭비와 비용 절감을 동시에 해결할 최적의 대안으로 평가받는다.


파운드리 거인들이 유리기판에 사활을 거는 본질적인 이유는 소재가 지닌 압도적인 물리적 안정성에 있다. 유리는 기존 실리콘이나 플라스틱 계열 유기 소재(organic material) 대비 열팽창계수(CTE)가 매우 안정적이어서, 고온의 미세 공정과 대면적 패키징 과정에서 발생하는 기판 뒤틀림(warpage) 현상을 획기적으로 줄여준다.
반도체 미세 공정 전문가들은 유리기판이 초미세 실리콘 인터포저(미세 회로 연결 기판) 역할을 직접 대체할 수 있어, 전력과 신호의 전송 무결성을 대폭 개선한다고 설명한다. 특히 수천 개 이상의 입출력(I/O) 단자가 밀집하는 AI GPU와 HBM 결합 구조에서 유리는 신호 왜곡을 최소화하는 최적의 물성을 제공한다.

현재 TSMC는 일본 이비덴, 대만 이놀룩스 등과 손잡고 유리 코어를 중심에 두고 양면에 아지노모토빌드업필름(ABF) 구조를 결합한 3층 설계 방식의 기판 기술을 개발 중이다. TSMC는 오는 2027년 시범 생산을 거쳐 2028년 본격적인 양산 진입을 검토하고 있으며, 유리 기판 기반의 완전한 상용화 시점은 2030년 이후로 조율 중인 것으로 알려졌다.


이 같은 움직임은 미국 뉴메시코주 리오란초 공장을 첨단 패키징의 거점으로 삼고 차세대 '포베로스(Foveros)' 기술에 유리기판 접목을 선언한 인텔과의 정면충돌로 이어진다. 미국 반도체 설계기업 AMD 역시 차세대 1.4nm 공정과 첨단 후공정 기술 도입을 위해 TSMC 및 글로벌 대형 OSAT 기업들과 협력을 타진 중이어서, 후공정 표준 경쟁은 향후 거대 데이터센터 공급망 전체로 확산할 전망이다. 유리기판 기반 PLP 생태계가 안착할 경우 반도체 시장의 수익 귀속 구조는 완전히 재편된다.

독자적인 패키징 기술을 내재화한 TSMC·인텔 등 거대 파운드리 기업이 가장 큰 마진을 확보할 것으로 관측된다. 패키징 내재화가 진행될수록 과거 외주 영역이던 고부가가치 후공정이 파운드리 내부로 흡수되기 때문이다. 이와 함께 유리 코어 및 ABF 기술력을 보유한 이비덴, 신코전기, AT&S 등 글로벌 최고 기판 제조사들이 시장 성장을 과점할 가능성이 크다. 노광 및 레이저 정밀 가공 장비 업계 역시 장기적 수혜 대상이다.

반면 대면적 미세 공정 대응력이 떨어지는 중저가 인쇄회로기판(PCB) 업체들과 기존 유기 소재 기반의 FC-BGA(플립칩 볼그리드어레이) 중심 제조사들은 공급망 소외 및 단가 하락 압박에 직면할 위험이 있다.


국내 반도체 업계는 이번 글로벌 기술 연합 움직임을 과도한 위기론 대신 차세대 표준 주도권 선점의 기회로 삼아야 한다는 지적이 지배적이다.

한국의 후공정 생태계는 TSMC 연합에 비해 장비·소재 밸류체인의 결속력이 약하다는 평가를 받지만, 삼성전자는 이미 자체 첨단 패키징 라인과 스마트폰 칩용 PLP 양산 경험을 확보하고 있다. 삼성전기를 비롯한 국내 부품 진영도 올해 안에 유리기판 파일럿(시범) 라인 가동을 예고한 상태다.

SK하이닉스 역시 독보적인 HBM 제조 경쟁력을 바탕으로 글로벌 빅테크 고객사들과의 패키징 협상력을 쥐고 있어 시장 변화에 유연하게 대응할 체력을 갖췄다. 투자자와 시장 참여자들이 향후 리스크와 기회를 판별하기 위해 추적해야 할 핵심 지표는 다음과 같다.

첫째, 삼성 진영의 유리기판 시범 라인 수율 안정화 속도다. 2026년 하반기 이후 가시화될 파일럿 라인의 수율 확보 여부가 글로벌 엔비디아·AMD 등 빅테크 수주 경쟁의 핵심 분수령이될 수 있다.

둘째, 국내 부품·장비사와 글로벌 OSAT(Amkor, ASE 등) 간의 사각 패널 표준화 협력 강도다. 국내 소재·부품 기업들이 글로벌 파운드리 거인들이 주도하는 유리기판 공급망 체계에 협력사로 진입하는지 감시해야 한다.

셋째, 글로벌 핵심 고객사들의 유리기판 공식 채택 일정이다. 주요 빅테크 기업들이 유리기판 표준을 최종 승인하는 시점에 따라 관련 수혜 기업들의 장기 실적 향방이 결정된다.

원형 웨이퍼에서 사각형 패널로의 공정 패러다임 전환은 단순한 생산 효율성의 변화가 아니라, AI 반도체 공급망 권력 재편의 분기점이다. 유리기판 표준을 누가 선점하느냐에 따라 차세대 AI 칩 생태계의 주도권이 재편될 가능성이 크다.


김주원 글로벌이코노믹 기자 park@g-enews.com