[실리콘 디코드] 인텔, '첨단 패키징'으로 美 공급망 쥔다…TSMC 독주 '정조준'

IT전문 매체 테크 파워 업은 지난 26일(현지시각) 미국 반도체 패권의 향방을 가를 핵심 변수로 '첨단 패키징' 기술을 지목했다. 이는 단순한 칩 제조(fabrication)를 넘어, 칩 완성 공정(final integration)의 주도권을 미국이 되찾는 열쇠로 꼽히기 때문이다. 미국 본토에 완결된 최첨단 공급망을 구축, '아메리칸드림'을 재현하려는 전략의 중심에 인텔이 서 있다는 분석이다.

바이든 행정부가 법제화한 '칩스법(CHIPS Act)' 역시 웨이퍼 생산부터 패키징, 테스트까지 아우르는 '완전한 주권 공급망' 구축을 최종 목표로 한다. 하지만 첨단 실리콘 경쟁은 인텔, 삼성, TSMC 등 소수 정예의 각축장으로 좁혀진 상태다. 특히 대만 TSMC는 막강한 전략을 통해 최첨단 노드와 패키징 두 영역 모두에서 독보적 지위를 구축해왔다.

반면 인텔은 최첨단 노드 생산에 난항을 겪으며 일부 칩 제조를 TSMC에 위탁하는 등 고전했다. 그러나 업계에서는 인텔이 설사 실리콘 공정 경쟁에서 뒤처지더라도, EMIB와 포베로스 같은 패키징 기술을 통해 시스템 수준(System-level)에서 성능과 효율을 끌어올릴 수 있다는 점에 주목하고 있다. 최근 인텔이 실리콘 생산을 넘어, TSMC를 포함한 다수 제조사의 '주요 패키징 파트너'로 자리매김할 중대한 기회를 맞고 있다.

현재 TSMC가 애리조나에 운영 중인 팹 21(Fab 21)은 4nm(나노미터) 웨이퍼를 생산하지만, 이는 미국 내 반도체 공급망 문제를 부분적으로만 해결한다. 생산된 웨이퍼를 패키징 공정을 위해 다시 대만으로 보내야 하기 때문이다. 미국이 절실히 원하는 '주권적 공급망(sovereign supply chain)' 구축에 이 지점이 큰 공백을 만든다. 인텔이 이 지점을 파고들고 있다.

전통적으로 인텔은 말레이시아 펠리컨 공장 등 국외 거점에서 패키징을 수행해왔다. 그러나 2024년 초부터 뉴멕시코 리오랜초(Rio Rancho)의 팹 9(Fab 9)와 팹 11x(Fab 11x) 시설을 대대적으로 확장, 진정한 '독립'을 선언했다. 이곳은 인텔의 3D 첨단 패키징 기술을 최초로 양산하는 거점이다. 특히 이 시설은 인텔의 첫 '고용량 첨단 패키징 일괄시설(co-located advanced packaging site)'로, 칩 제조와 패키징 공정이 한 지역 내에서 완결된다. 이로써 공급망을 단축하고 대만 등 해외 의존도를 낮추는 효과를 노린다.

인텔 파운드리가 제공하는 첨단 패키징 포트폴리오는 2D, 2.5D, 3D 빌딩 블록을 통해 시스템 수준의 비용, 전력, 대역폭 최적화를 지원한다. 핵심 기술은 'EMIB'와 '포베로스(Foveros)'다.

EMIB는 기존 실리콘 인터포저 대신 소형 실리콘 브리지를 기판에 삽입해 고밀도 다이 투 다이(die-to-die) 연결을 구현한다. MIM 커패시터가 내장되어 전력 효율을 강화한 'EMIB-M', TSV(실리콘 관통 전극)를 포함해 고대역폭 연결을 구현하는 'EMIB-T' 등 변형 기술을 통해 로직-HBM(고대역폭 메모리) 인터페이스에 이상적인 저비용·고밀도 연결을 제공한다.

포베로스 제품군(S, R, B, 다이렉트)은 '구리-구리(Cu-to-Cu)' 하이브리드 본딩을 활용한 진정한 3D 스태킹 기술이다. 극한의 다이 투 다이 대역폭이나 전력 효율성이 요구되는 고성능 컴퓨팅(HPC)과 AI 워크로드용 칩에 쓴다.


EMIB 기술은 830mm²의 풀 레티클 크기 한계를 극복하게 해주며, 설계 유연성을 극대화한다. 인텔이 엑사스케일 슈퍼컴퓨터 '오로라(Aurora)'에 탑재한 "폰테 베키오(Ponte Vecchio)" 칩이 그 증거이다. 이 칩은 1000억 개 이상의 트랜지스터, 47개의 활성 타일, 5개의 서로 다른 공정 노드를 단일 칩에 결합하기 위해 EMIB 3.5D 기술을 사용했다.

이처럼 극한의 복잡성을 지닌 제품을 미션 크리티컬 환경에서 성공적으로 구현해냈다는 사실은, 인텔이 세계 최고 수준의 첨단 패키징 역량을 보유했음을 입증한 것이다. 첨단 패키징 기술이 인텔 파운드리 내에서 고유의 핵심 가치를 지니고 있음을 보여준다.

인텔의 패키징 전략은 18A 및 14A 첨단 노드와 결합해 시너지를 낼 전망이다. 18A(및 18A-P, 18A-PT) 노드는 인텔 시설 내에서 장기 가동되는 핵심 공정이 될 것이다.

최근 3분기 실적 발표에서 인텔의 데이비드 진스너(David Zinsner) 최고재무책임자(CFO)는 "우리는 18A의 최대 공급량에 도달하지 않았다. 2020년대 말이 되어서야 그 수준에 도달할 것"이라며 "이 노드가 상당히 장기 가동되는 노드가 될 것이라 생각하며, 18A에 대한 투자를 시간이 지남에 따라 계속할 것"이라고 밝혔다. 18A 노드가 10년 이상 '장수 노드(long-lived node)'로 유지되며, 18A-P, 18A-PT 등 AI, HPC, 모바일 SoC 등 다목적 대응을 위한 맞춤형 버전으로 확장될 것임을 시사하는 대목이다. 이는 인텔 내부 물량뿐 아니라 외부 파운드리 고객을 위한 안정적인 공급 역량을 확보하겠다는 계획이다.

그러나 인텔의 진정한 '비밀 병기'는 업계 최초로 '하이-NA(High-NA) EUV'를 적용하는 14A 노드다. 인텔은 이미 하이-NA EUV 노광 장비로 단일 분기(quarter) 동안 3만 장 이상의 웨이퍼를 처리했다고 보고했다. 이를 통해 특정 레이어(층)에 필요한 공정 단계를 기존 40단계에서 10단계 미만으로 획기적으로 줄여 제조 공정을 단순화하고 공정 시간을 줄였다. 개발 현 단계에서 14A는 18A보다 우수한 성과를 보이고 있으며, 협력사와의 통합 테스트를 거쳐 양산 준비 완료 단계에 진입했다.

TSMC 역시 미국의 패키징 공백을 메우기 위해 움직이고 있다. TSMC는 OSAT(반도체 외주 패키징 및 테스트) 전문 기업 앰코(Amkor)와 협력, 애리조나에 70억 달러(약 10조 원) 규모의 첨단 패키징 시설을 건설 중이다. 앰코가 2027년 중반까지 부지 완공, 2028년 초 생산을 시작하면 TSMC 팹 21에서 생산된 칩이 현지에서 바로 패키징할 수 있다.

관건은 '시간'이다. 앰코의 시설이 가동되기까지 약 2~3년의 공백기가 있다. 그 사이 인텔이 EMIB와 포베로스 기반의 외부 패키징 서비스를 경쟁사 고객들에게 제공할 '기회의 창'이 열린 셈이다.

인텔은 실리콘 제조(18A, 14A)부터 패키징(EMIB, Foveros)까지 전 공정을 미국 내에서 수행할 수 있는 유일한 종합 반도체 기업(IDM)으로 부상했다. 미국 정부로서는 'TSMC 의존 없는 자립형 반도체 공급망'이자 '미국형 반도체 복합산업단지(Integrated Chip Ecosystem)'를 구축할 핵심 축을 확보한 것이다. 인텔이 18A나 14A 노드 사용을 강제하지 않고, '패키징 서비스'만 별도로 제공하는 외부 사업을 얼마나 공격적으로 추진할 것인지가 미국 반도체 공급망 재편의 최대 관전 포인트가 되고 있다.


박정한 글로벌이코노믹 기자 park@g-enews.com