"1나노 벽 깼다"…분자 반도체, 집적도 1000배 '초격차' 예고

실리콘 반도체 미세 공정이 3나노미터(nm)라는 물리적 임계점에 도달한 가운데 개별 분자를 전자 부품으로 활용해 집적도를 현재보다 1000배 이상 높이는 ‘분자 전자공학’이 상용화의 막을 올렸다.

기술 전문매체 인터레스팅 엔지니어링은 지난달 31일(현지 시각) 보도를 통해 나노미터 규모의 단일 분자를 스위치로 사용하는 기술이 차세대 컴퓨팅의 강력한 후보로 부상했다고 밝혔다.


반도체 업계는 지난 수십 년간 트랜지스터 크기를 줄여 성능을 개선해왔다. TSMC의 3나노 공정을 적용한 애플의 'A17 프로'와 'M4' 프로세서는 게이트 길이가 15나노미터 미만인 트랜지스터를 탑재했다.

하지만 이 수준에서는 전자가 장벽을 투과하는 '양자 터널링' 현상 탓에 전류 누설과 발열을 잡는 데 한계가 뚜렷하다. 천문학적인 비용도 문제다. 3나노 반도체 생산 시설(Fab) 한 곳을 짓는 데는 200억 달러(약 29조 원) 이상이 든다. 이에 따라 지름 1나노미터에 불과한 단일 분자를 회로 소자로 활용하려는 연구가 다시 주목받고 있다.
학술지 '마이크로시스템스 앤드 나노엔지니어링'에 따르면, 분자 전자공학을 적용할 때 1㎠ 면적에 집적 가능한 소자는 10¹⁴개(100조 개)에 이른다. 이는 현존 최첨단 실리콘 칩보다 1000배 높은 밀도다.


분자 전자소자는 기존 반도체와 작동 원리부터 아주 다르다. 연속적인 재료 대신 분자 접합부를 건너가는 '양자 터널링'으로 전하를 이동시키며, '양자 간섭'을 통해 전류를 정밀하게 제어한다. 예컨대 벤젠 기반 분자에서 전자가 이동할 때, 연결 위치가 고리의 반대편인 '파라(Para)' 구성이면 간섭이 보강되어 전도율이 높아진다.

반면 '메타(Meta)' 구성에서는 간섭이 상쇄되어 전도율이 수십 배 떨어진다. 이러한 양자역학적 특성은 실리콘 소자로는 구현하기 힘든 정교한 스위칭 기능을 제공한다.

연구진은 전극 사이 간격을 3나노미터 이내로 배치하는 '정적 접합'과 미세전기기계시스템(MEMS)을 활용해 접촉을 반복하며 데이터를 쌓는 '동적 접합' 기술을 통해 소자의 신뢰도를 확보했다.

가장 큰 숙제는 열이다. 유기 분자는 대개 200°C(392°F)를 넘기면 파괴되지만, 반도체 제조 공정은 400°C(752°F) 이상의 고온을 요구한다.

전문가들은 이를 해결하기 위해 제조 마지막 단계에서 분자를 주입하는 공정을 대안으로 제시한다. 특히 'DNA 종이접기(DNA Origami)' 기술은 DNA를 나노 크기로 접어 분자를 정해진 위치에 배열하는 혁신적인 방법으로 꼽힌다.

아울러 수직 채널인 관통전극(TSV) 기술을 응용해 분자층을 3차원으로 쌓는 연구도 활발하다. 시장 전문가들은 분자 전자공학이 인공지능(AI)을 위한 뉴로모픽 컴퓨팅이나 단일 화학 반응까지 추적하는 초정밀 센서 분야에서 가장 먼저 꽃을 피울 것으로 내다보고 있다.


박정한 글로벌이코노믹 기자 park@g-enews.com