[실리콘 디코드] TSMC, HBM4E에 '3나노' 초강수…"전력 효율 2배 혁명"

글로벌 파운드리(반도체 위탁생산) 1위 기업인 대만 TSMC가 차세대 메모리 반도체 시장의 '게임 체인저'로 불리는 커스텀 HBM4E(6세대 고대역폭메모리 확장판)의 핵심 기술 세부 사항을 공개하며 기술 초격차를 선언했다. 메모리 반도체 제조사들이 HBM4(6세대) 시대로 접어들며 고객 맞춤형 로직 다이(Logic Die) 도입을 서두르는 가운데, TSMC가 최첨단 3나노(nm)급 공정을 적용해 에너지 효율을 획기적으로 끌어올리겠다는 구체적인 로드맵을 제시한 것이다.

4일(현지 시각) 독일의 IT 전문 매체 하드웨어럭스(HardwareLUXX) 등 외신 보도를 종합하면, TSMC는 최근 네덜란드 암스테르담에서 개최된 'OIP(Open Innovation Platform) 에코시스템 포럼'에서 자사가 개발 중인 커스텀 HBM4E(C-HBM4E)에 최신 'N3P 공정'을 적용한다는 계획을 발표했다. 이 자리에서 TSMC 측은 N3P 공정 도입을 통해 구동 전압을 기존 0.8볼트(V) 수준에서 0.75V까지 낮출 것이라고 밝혔다. 이는 미세 공정의 난이도가 높아지는 상황에서도 전력 소모를 줄이겠다는 강력한 의지로 풀이된다. TSMC는 이러한 공정 혁신을 통해 "현행 D램 공정 대비 약 2배에 달하는 에너지 효율 개선 효과를 거둘 수 있을 것"이라고 자신했다.

TSMC가 공개한 이번 기술 로드맵은 단순히 공정 미세화에 그치지 않고, HBM의 구조적 패러다임을 전환하고 있다는 점에서 업계의 이목을 집중시킨다. 하드웨어럭스는 HBM4 세대로 진입하면서 적층 된 메모리 칩의 하단부인 '베이스 다이(Base Die)'가 기존과는 완전히 다른 차원의 기술적 업그레이드를 맞이하게 될 것이라고 분석했다.

기존 5세대 제품인 HBM3E까지는 베이스 다이 제조에 표준 D램 공정이 활용됐으나, HBM4부터는 파운드리 공정이 본격적으로 개입하게 된다. TSMC는 HBM4 베이스 다이 생산에 12나노급인 'N12 공정'을 적용할 계획이다. 이를 통해 작동 전압을 1.1V에서 0.8V로 30% 가까이 낮추는 성과를 거뒀다. 하드웨어럭스는 이러한 공정 전환만으로도 약 1.5배의 효율 향상이 기대된다고 보도했다. 이는 고성능 AI 가속기에서 고질적인 문제로 지적되어 온 발열과 전력 소모 문제를 해결할 핵심 열쇠가 될 전망이다.

특히 이번 발표에서 가장 눈여겨볼 대목은 커스텀 HBM4E의 설계 구조 변화다. TSMC는 N3P 공정을 적용한 C-HBM4E의 베이스 다이에 '메모리 컨트롤러'를 직접 통합하는 방식을 추진하고 있다. 과거 메모리 컨트롤러는 HBM과 연결되는 GPU(그래픽처리장치)나 TPU(텐서처리장치) 등 호스트 프로세서(주 연산 장치)에 탑재되는 것이 일반적이었다. 그러나 이를 HBM의 베이스 다이로 옮겨옴으로써 데이터 처리 속도를 높이고 병목 현상을 최소화하겠다는 전략이다.

이러한 구조적 변화는 필연적으로 물리 계층 인터페이스(PHY)의 맞춤형 설계를 요구하게 된다. 즉, 고객사의 칩 설계에 맞춰 HBM의 베이스 다이부터 최적화하는 '커스텀(Custom) 화'가 필수적인 요소로 자리 잡게 된 것이다. 이는 메모리 업체와 파운드리 업체 간의 협업이 단순한 생산 대행을 넘어 설계 단계부터의 긴밀한 기술 동맹으로 진화하고 있음을 시사한다.

미국 IT 전문 매체 톰스 하드웨어(Tom’s Hardware)는 이러한 기술 흐름 속에서 TSMC가 이미 다수의 고객사로부터 커스텀 HBM 로직 다이 주문을 확보했다고 전했다. 보도에 따르면 마이크론은 HBM4E용 베이스 로직 다이 생산을 TSMC에 위탁했으며, 2027년 양산을 목표로 개발에 박차를 가하고 있다. 후발 주자인 마이크론이 TSMC의 파운드리 기술력을 등에 업고 선두 그룹 추격에 속도를 내는 모양새다.


글로벌 HBM 시장 1위인 SK하이닉스 역시 TSMC와의 협력을 강화하며 주도권 굳히기에 나섰다. 외신들은 SK하이닉스가 내년 하반기에 첫 번째 커스텀 HBM4E 제품을 출시할 예정이라고 전했다. SK하이닉스는 시장의 요구에 따라 투트랙(Two-track) 전략을 구사할 것으로 알려졌다.
국내외 언론의 보도에 따르면, SK하이닉스는 범용 서버 시장을 겨냥한 메인스트림 베이스 다이에는 TSMC의 12나노 공정을 적용해 가격 경쟁력과 생산 효율성을 확보할 계획이다. 반면, 엔비디아의 차세대 플래그십 GPU나 구글의 TPU와 같이 극한의 성능을 요구하는 하이엔드 제품군에는 TSMC의 3나노급 공정을 적용한 커스텀 버전을 공급한다는 방침이다. 이는 초고성능 AI 반도체 시장에서의 기술적 우위를 점하는 동시에, 다양한 고객 수요에 유연하게 대응하겠다는 전략으로 풀이된다.

TSMC의 이번 발표는 HBM 시장이 단순한 메모리 용량 경쟁을 넘어, 파운드리 초미세 공정과 결합된 시스템 반도체의 영역으로 확장되고 있음을 보여준다. N3P 공정을 앞세운 TSMC와 이를 활용하려는 SK하이닉스, 마이크론 등 메모리 기업들의 합종연횡은 향후 AI 반도체 패권 경쟁의 향방을 가를 결정적인 변수가 될 것으로 보인다.


박정한 글로벌이코노믹 기자 park@g-enews.com