[초점] 미디어텍·TSMC 손잡고 2나노 SoC 첫 테이프아웃

미디어텍이 TSMC의 2나노 공정을 적용한 첫 플래그십 시스템온칩(SoC)을 최종 인증을 받아 공정용 마스크 제작 단계로 넘어갔다고 밝혔다.

최근 SMYG 리미티드 보도에 따르면, 이 칩은 나노시트 트랜지스터 기반 아키텍처를 활용해 기존 3나노 N3E 공정보다 로직 밀도가 1.2배 높고, 동일 전력에서 최대 18% 성능을 향상시키며, 동등 속도에서 전력 소비를 36% 줄인 것이 특징이다. 회사는 2026년 말까지 대량 생산을 마치고 상용 제품을 출시할 계획이다.


TSMC의 2나노 N2P 공정은 게이트가 채널을 360도로 둘러싸 전류 제어력을 높인 차세대 트랜지스터 구조인 게이트올어라운드(GAA) 방식 나노시트 트랜지스터를 본격 상용화했다. 기존 핀펫 구조는 게이트가 채널 일부만 둘러싸고 있지만, GAA는 채널을 360도로 감싸 전기적 제어력을 강화해 누설 전류를 줄이고 스위칭 속도를 높인다. TSMC 사업개발·글로벌영업 담당 케빈 장 부사장은 “N2P 공정은 에너지 효율과 고성능을 동시에 달성한 기술 진전”이라고 설명했다.

디멘시티 9600 시리즈 유력…응용 분야 확장
미디어텍은 아직 구체적인 제품명을 공개하지 않았으나 업계에서는 이번 칩이 미디어텍의 차세대 플래그십 모바일 칩 제품군인 디멘시티 9600 시리즈의 일부일 것으로 전망한다. 이 시리즈는 최고 사양·고급형 스마트폰을 넘어서 자동차용 인포테인먼트, 엣지 컴퓨팅, 데이터센터 AI 가속기 등 다양한 영역으로 응용이 확대될 예정이다. 특히 스마트폰·자동차 등 기기 내에서 인공지능 연산을 처리하는 온디바이스 AI 워크로드 처리 능력이 크게 개선될 것으로 예상된다.


미디어텍은 TSMC와의 오랜 협력을 바탕으로 첨단 공정 개발을 공동 추진해 왔다. TSMC는 2026년까지 2나노 웨이퍼 월 생산량을 10만 장으로 늘리고, 웨이퍼당 가격은 3나노 대비 약 50% 높은 3만 달러 수준으로 책정할 방침이다. 애플, 퀄컴, AMD 등 주요 고객사들도 2나노 공정 도입을 준비하고 있어, 글로벌 파운드리 경쟁은 더욱 심화될 전망이다.

시장 반응과 전망

증권업계 관계자는 “미디어텍의 2나노 칩은 성능과 전력 효율에서 의미 있는 도약”이라며 “퀄컴과의 경쟁에서 기술 우위를 확보할 수 있을 것”이라고 평가했다. 또 다른 시장 분석가는 “TSMC의 나노시트 기반 GAA 기술을 먼저 적용한 점이 파운드리 시장 판도를 바꿀 수 있다”고 말했다. 지난해 디멘시티 9500 출시 이후 미디어텍은 프리미엄 모바일 칩 시장 점유율을 꾸준히 늘려 왔다.

미디어텍은 이번 성과를 계기로 모바일 플랫폼을 넘어 자동차·데이터센터·사물인터넷 등 다양한 분야에서 차세대 SoC 개발에 속도를 낼 방침이다. TSMC 역시 2나노 공정 고도화를 통해 글로벌 반도체 생태계를 선도하겠다는 의지를 재확인했다.

미디어텍은 대만에 본사를 둔 파운드리 반도체 기업으로, 모바일·네트워킹·IoT·자동차용 칩셋을 설계한다. 금융감독원 전자공시에 따르면, 2024 회계연도 매출은 약 5000억 대만달러(약 23조 원), 순이익은 약 650억 대만달러(약 3조 원) 수준이다.


박정한 글로벌이코노믹 기자 park@g-enews.com