“반도체 70년 설계 금기 깨졌다” 위아래 뒤집은 삼성·TSMC 2나노 ‘후면 전력’ 패권 전쟁

반도체 미세 공정이 2나노미터라는 물리적 한계에 다다르면서 칩 내부의 혼잡도를 해결할 최후의 수단으로 후면 전력 공급 기술이 급부상하고 있다. 이는 칩의 앞면에 복잡하게 얽혀 있던 정보 고속도로와 전력 공급선을 분리하여, 전력선을 칩의 뒷면으로 옮기는 가히 혁명적인 설계 변경이다. 이 기술의 성패에 따라 지난 수십 년간 이어져 온 파운드리 시장의 서열이 통째로 뒤바뀔 조짐을 보이고 있다.

미국의 반도체 공정 및 검사 장비 분야 전문 매체인 세미컨덕터 엔지니어링(Semiconductor Engineering)이 3월 24일 ‘2나노 이하 로직 로드맵(Sub-2nm Logic Roadmap)’이라는 제목의 아티클을 통해 전한 바에 의하면, 현재 글로벌 반도체 거인들은 전력 효율을 극대화하기 위한 후면 전력 공급(BSPDN) 공정의 수율 확보를 위해 사활을 건 전쟁을 벌이고 있다. 특히 이 매체는 나노 공정의 숫자를 줄이는 것보다 이 구조적 혁신을 누가 먼저 안정화하느냐가 인공지능 시대의 컴퓨팅 패권을 결정짓는 핵심 변수가 될 것이라고 분석했다.


지금까지의 반도체는 회로를 그리는 앞면에 데이터 신호선과 전력 공급선을 동시에 배치해 왔다. 하지만 회로가 미세해질수록 이 두 선이 서로의 영역을 침범하며 간섭을 일으키고, 정작 필요한 전력이 칩 내부로 제대로 전달되지 않는 전압 강하 현상이 심화되었다. 후면 전력 공급 기술은 이 전력망을 칩 뒤편으로 완전히 빼버림으로써 회로 설계를 자유롭게 하고 전력 효율을 30퍼센트 이상 끌어올리는 마법 같은 해결책이다.

파운드리 재건을 노리는 인텔은 이 분야에서 가장 공격적인 행보를 보이고 있다. 인텔은 1.8나노급 공정인 18A부터 ‘파워비아’라는 명칭으로 후면 전력 공급 기술을 세계 최초로 도입하겠다고 선언했다. 이는 경쟁사인 TSMC와 삼성이 다소 보수적으로 접근하는 사이, 기술적 난도를 정면 돌파하여 단숨에 파운드리 왕좌를 탈환하겠다는 인텔의 절박함이 담긴 승부수다. 만약 인텔이 이 공정의 수율을 안정화한다면 반도체 지형도는 순식간에 재편될 수 있다.


삼성전자 역시 2나노 공정의 핵심 경쟁력으로 후면 전력 공급 기술을 점찍고 연구 역량을 집중하고 있다. 삼성은 기존의 나노시트 구조에서 쌓은 경험을 바탕으로 후면 전력 공급 기술을 결합해 경쟁사 대비 압도적인 저전력 성능을 구현하겠다는 전략이다. 하지만 칩의 뒷면을 깎아내고 전력선을 연결하는 과정에서 발생하는 열팽창과 기판 변형 등의 물리적 결함을 어떻게 극복하느냐가 백만 클릭을 부르는 승리의 관건이 될 것이다.


압도적 1위인 TSMC는 당초 이 기술의 도입 시기를 2026년 이후로 늦게 잡았으나, 최근 인공지능 가속기의 전력 소모가 감당할 수 없는 수준으로 치솟으면서 도입 속도를 앞당기고 있다. 엔비디아와 애플 같은 거대 고객사들이 한 방울의 전력이라도 더 아끼기 위해 후면 전력 공급 기술을 요구하고 있기 때문이다. TSMC의 수성 전략이 흔들리는 틈을 타 삼성과 인텔이 수율 격차를 좁힐 수 있을지가 향후 3년 반도체 시장의 최대 관전 포인트다.


결국 이번 전쟁은 누가 더 미세하게 선을 긋느냐의 싸움에서 누가 더 똑똑하게 칩의 구조를 뒤집느냐의 싸움으로 변모했다. 후면 전력 공급 기술은 전력 부족이라는 디지털 족쇄에 묶여 있던 인공지능 연산 능력을 해방시킬 유일한 열쇠다. 이 기술적 정점을 먼저 정복하는 기업은 단순한 제조사를 넘어 인공지능 문명의 인프라를 지배하는 절대 강자로 군림하게 될 것이다. 실리콘 위의 상하 반전은 이미 시작되었다.

이교관 글로벌이코노믹 기자 haedang@g-enews.com