[실리콘 디코드] SK하이닉스·삼성·TSMC, HBM4 패권 경쟁…AI '메모리 월' 돌파 가속

인공지능(AI) 기술이 빠르게 발전하면서 방대한 데이터를 처리하기 위한 고성능 반도체 경쟁이 뜨겁다. 이러한 흐름 속에서 데이터의 길목을 지키는 메모리 반도체의 역할이 어느 때보다 중요해졌다. 특히 그래픽처리장치(GPU)의 연산 속도를 메모리 대역폭이 따라가지 못하는 '메모리 월(Memory Wall)' 현상이 AI 시대의 가장 큰 기술 문제로 떠오르면서, 이를 극복할 대안으로 고대역폭 메모리(HBM)에 관심이 쏠리고 있다.

최근 국제반도체표준협의기구(JEDEC)가 HBM4를 공식 표준으로 확정하면서, 2025년 말 양산을 앞둔 4세대 HBM인 HBM4는 AI 반도체 시장의 판도를 바꿀 핵심 기술로 떠오르며 SK하이닉스, 삼성전자, 마이크론 등 메모리 선두 주자들과 파운드리 1위 TSMC 사이의 기술 주도권 경쟁에 불을 붙이고 있다고 IT전문 매체 트렌드포스가 29일(현지시각) 보도했다.


생성형 AI 시대에 챗GPT 같은 거대언어모델(LLM)을 훈련하려면 수만 개의 GPU를 동시에 가동해야 한다. 그러나 지난 20년 동안 GPU의 연산 능력은 6만 배 좋아진 반면, D램의 데이터 처리 속도, 즉 대역폭은 100배 나아지는 데 그쳤다. 아무리 빠른 두뇌(GPU)를 가져도 데이터를 공급하는 혈관(메모리)이 좁으면 제 성능을 낼 수 없는 병목 현상이 생긴다.
HBM은 얇게 가공한 D램 다이(30~50µm)를 수직으로 쌓고 수천 개의 실리콘 관통 전극(TSV)으로 연결하는 구조로 이 문제에 대한 해법을 제시한다. D램 다이를 로직 베이스 다이 위에 쌓고 실리콘 인터포저를 통해 GPU와 연결해 데이터 이동 거리를 크게 줄였다. 이 구조 덕분에 HBM4는 같은 대역폭을 내는 데 기존 DDR4 메모리보다 40~50% 적은 전력을 쓰면서도, 대역폭은 단일 스택에 최대 2TB/s에 이르며 DDR4 모듈(최대 25.6GB/s)의 40배 이상을 낸다. 2048비트(bit)에 이르는 넓은 통로로 데이터를 한꺼번에 보내는 구조 덕분이다. AI 모델 학습과 추론에 필요한 막대한 데이터를 지연 없이 공급하는 핵심 기술이라 할 수 있다.


HBM은 D램을 여러 층 쌓아 올리는 고도의 기술력이 필요한 만큼 제조 과정이 매우 까다롭고 비용이 높다. 시장조사업체 트렌드포스는 HBM3e에 이미 20%의 가격 프리미엄이 붙었으며, HBM4는 입출력(I/O) 단자 수가 두 배로 늘고 칩 설계가 복잡해지면서 30~40% 이상 가격이 비싸질 것이라고 내다봤다.

특히 12단, 16단으로 층수가 늘면서 각 층을 완벽하게 연결하고 보호하는 패키징 기술이 수율과 성능을 좌우하는 핵심 경쟁력으로 떠올랐다. 실리콘 관통 전극(TSV) 집적, 마이크로 범프 연결 같은 첨단 패키징 기술의 정수가 필요하며, 높아진 적층 구조에서 생기는 열 관리와 신호 무결성 확보가 수율을 높이는 데 중요한 과제다. 이 지점에서 제조사들의 전략이 갈린다. SK하이닉스는 MR-MUF(Mass Reflow Molded Underfill) 공정을 앞세워 시장을 이끌고 있다. 이 기술은 칩 사이의 범프를 녹여 잇는 동시에, 칩 사이 미세한 틈을 보호재로 한 번에 채우는 방식이다. 기존 TC-NCF(열압착 비전도성 필름) 방식보다 열전도율이 약 두 배 높아 열을 내보내는 데 유리하고 생산 속도와 수율을 높이는 데 결정적인 구실을 한다. 삼성전자와 마이크론은 기존 TC-NCF 방식을 지키며 안정성과 수율 개선에 힘쓰고 있다.

HBM4 경쟁은 메모리 제조사들만의 무대가 아니다. HBM 스택 가장 아래층에서 신호 제어 같은 두뇌 역할을 하는 '베이스 다이'를 누가 더 정교하게 만드느냐가 중요해지면서, 첨단 공정 기술을 가진 파운드리 기업의 몫이 절대적으로 커졌다.

HBM4는 기존 1024개였던 I/O를 2048개로 두 배 늘려야 하는데, 머리카락 굵기의 100분의 1 수준인 6~9 마이크로미터(µm) 간격으로 2000개 넘는 연결점을 처리해야 한다. 일반 D램 공정으로는 만들어 내기 어려운 초미세 기술이다. 이에 메모리 제조사들은 이 '특수 기초 공사'를 위해 세계 최고 파운드리인 TSMC와 손을 잡고 있다. 테크뉴스에 따르면 TSMC는 12나노급(N12FFC+) 공정으로 16단 HBM 스택을 만들고, 더 나아가 5나노(N5) 공정으로 메모리 스택과 로직 칩을 바로 잇는 다음 세대 기술까지 지원할 계획이다.

HBM4 시장은 SK하이닉스와 삼성전자 같은 메모리 강자와 TSMC라는 파운드리 거인, 그리고 엔비디아와 AMD 같은 최종 수요처의 이해관계가 맞물리는 복잡한 구도를 보이고 있다. 트렌드포스는 엔비디아, AMD 등 주요 고객사의 까다로운 인증을 통과할 수 있는 소수 기업만이 지배하는 2025년 HBM 시장에서 SK하이닉스가 59%의 점유율로 주도권을 유지하고 삼성전자와 마이크론이 각각 20% 안팎을 차지할 것으로 전망했다. 엔비디아의 다음 세대 '루빈' GPU와 AMD의 'MI400' 시리즈가 모두 HBM4를 쓸 것을 예고한 만큼, AI 시대의 심장을 차지하기 위한 반도체 거인들의 기술 전쟁은 더욱 예측하기 어려운 국면으로 접어들고 있다. 앞으로 범프 없이 칩을 직접 잇는 하이브리드 본딩 기술을 언제 도입하는지가 HBM5 이후 세대의 기술 주도권을 가를 분수령이 될 전망이다.


박정한 글로벌이코노믹 기자 park@g-enews.com