TSMC, 2나노 양산 체제 확립…2026년 말 월 10만장 공급

세계 파운드리(반도체 위탁생산) 1위 기업 TSMC가 차세대 2나노미터(nm) 공정에서 초격차 전략을 가속한다. 2026년까지 총 4개의 2나노 팹(공장)을 완전 가동해 상반기 월 6만 장의 웨이퍼를 생산하고, 연말에는 월 10만 장 이상으로 생산량을 확대하는 대규모 양산 체제에 들어설 전망이다.

4일(현지시각) WCCF테크 등 외신에 따르면 TSMC는 2026년부터 본격화하는 2나노 칩셋 시장에 대응해 생산 능력을 대폭 확대한다. 애플, 퀄컴, 미디어텍 등 주요 팹리스(반도체 설계 전문) 고객사들을 비롯해 엔비디아, AMD, 그리고 구글, AWS, 오픈AI 같은 세계적인 AI 플랫폼 기업들이 초도 물량을 선점하면서 TSMC는 지난 4월부터 주문을 받기 시작한 데 이어 생산 기반 시설 확충에 박차를 가하고 있다.

◇ 가오슝·신주 4개 팹 가동…생산량 대폭 확대

TSMC는 대만 남부 가오슝과 북부 신주 바오산에 총 4개의 2나노 팹을 구축하고 있다. 가오슝에 있는 P1 팹은 현재 월 1만 장 규모로 양산하고 있다. 바로 옆 P2 팹은 장비 설치가 한창이며, 3~4개월 안에 시험 생산을 거쳐 월 3만 장의 최대 생산 능력을 갖출 예정이다.
반도체 중심지인 신주에서도 2나노 전환을 빠르게 진행하고 있다. 신주 P1 팹은 시험 생산을 마치고 곧 양산에 들어가며, P2 팹 역시 생산라인을 세우고 있다. TSMC의 2나노 공정 생산 능력은 2025년 하반기 월 4만~5만 장에서 시작해 2026년 초 5만 3000장을 거쳐 상반기 월 6만 장에 이른다. TSMC는 시험 생산 단계에서 이미 안정된 수율 60%를 확보해 양산 준비를 사실상 마쳤다고 자신한다.

◇ 삼성과 격차 자신…'초고가 정책' 유지

다만 생산량이 늘어나도 고객사의 비용 부담은 상당할 전망이다. 업계는 TSMC의 2나노 웨이퍼 가격이 3만 달러(약 4152만 원)에 육박할 것으로 본다. 이는 현재 주력인 3나노 공정보다 약 50% 비싼 수준이다. 수요에 비해 공급이 턱없이 부족해 고객사는 높은 가격을 감수할 수밖에 없는 구조다. TSMC는 고객사의 개발 비용 부담을 덜어주기 위해 여러 고객사의 칩 설계를 하나의 웨이퍼에서 함께 시험하는 '사이버셔틀' 서비스를 제공하고 있지만, 본격적인 양산 비용 인하로 이어지기는 어려울 것이라는 분석이다.

한편 삼성전자가 2나노 GAA(게이트-올-어라운드) 기술을 적용한 '엑시노스 2600' 출시를 예고한 점은 변수다. 다만 업계에서는 삼성의 2나노 수율을 40%대로 보고 있어, 초기 양산 수율과 고객 생태계 면에서 TSMC가 우위를 점하고 있다는 평가가 나온다.

TSMC의 2나노 전략은 '초격차 기술력', '대규모 생산능력', '초고가 정책'으로 요약된다. 기존 5나노에서 3나노로 전환할 때보다 4배 이상 빠른, 전례 없는 속도로 생산량을 늘리며 세계 첨단 반도체 공급망의 중심축을 확고히 하고 있다. 그러나 막대한 물량에도 높은 가격 장벽 탓에 사실상 '상위 빅테크만을 위한 생산라인'이 될 것이라는 평가가 나온다. 후발 주자가 가격 경쟁력이나 공급량을 획기적으로 높이기 전까지 이러한 시장 구조는 당분간 유지될 전망이다.


박정한 글로벌이코노믹 기자 park@g-enews.com