화웨이, EUV 금지에도 3nm 반도체 내년 SMIC 공급 추진

미국의 반도체 제재로 극자외선(EUV) 장비 도입이 금지된 상황에서도 중국 화웨이가 첨단 3나노미터(nm) 반도체 개발에 박차를 가하고 있다.

지난달 31일(현지시각) 리테일뉴스(retailnews) 보도에 따르면 화웨이는 내년까지 3nm 칩 설계를 완료해 중국 반도체 파운드리 업체 SMIC에 공급할 계획이라고 밝혔다.

화웨이는 세계 3위 반도체 파운드리 업체인 SMIC와의 파트너십을 통해 3nm 칩 생산을 목표로 연구 개발에 착수했다고 대만 현지 매체들도 전했다. 화웨이는 SMIC가 메이트북 프로 노트북에 탑재되는 5nm 기린 X90 칩을 제조하는 방식에 깊은 인상을 받은 것으로 알려졌다. 이 성과는 미국의 반도체 금지 조치가 시행되기 전에 확보한 구형 심자외선 리소그래피(DUV) 장비를 사용해 달성됐다.

화웨이의 3nm 칩 개발은 1년 전 SMIC와의 파트너십을 첫 공개했을 때와 비교해 주목할 만한 발전을 보여준다. 당시 화웨이의 특허 출원에는 자가정렬 쿼드러플 패터닝(SAQP) 리소그래피를 활용하는 획기적 접근 방식이 제시됐는데, 이는 중국에서 금지된 EUV 장비를 우회하기 위해 고안된 전략이었다.
◇ 혁신기술로 EUV 제약 극복

화웨이가 직면한 가장 큰 기술적 과제는 DUV 장비만으로 첨단 반도체를 생산하는 것이다. DUV 방식은 실리콘 웨이퍼에 여러 번 노광해야 하는 이중·삼중·사중 패터닝 기법을 사용해야 한다. 이런 구형 기술의 한계는 회로 패턴의 정밀도 부족을 가져와 비용 증가와 수율 저하를 초래할 수 있다고 보도됐다.

화웨이는 이런 한계를 극복하기 위해 여러 혁신기술을 도입하고 있다. 개발 중인 3nm 칩에는 현재 삼성파운드리에서만 독점 사용하는 기술인 GAA(Gate-All-Around) 트랜지스터가 탑재될 예정이다. GAA 트랜지스터는 채널을 사방으로 감싸 전류 누설을 효과적으로 최소화하고 성능을 향상시키는 기술이다.

화웨이는 또한 칩 효율을 높이면서 에너지 소비를 줄일 수 있는 '2차원' 소재 도입과 같은 혁신적 설계 대안을 모색하고 있다고 전해졌다. 더 나아가 기존 실리콘 트랜지스터 대신 탄소 나노튜브를 사용하는 3nm 노드 설계도 검토 중인 것으로 알려졌다.

◇ 내년 테이프아웃 단계 진입 계획

보도에 따르면 화웨이는 내년까지 설계를 완료하고 중요한 '테이프아웃' 단계에 진입할 계획이다. 테이프아웃은 검증된 설계를 파운드리 업체에 전달해 실제 칩 생산의 토대를 마련하는 단계다. 이 중요한 단계를 통해 화웨이는 검증된 설계를 SMIC에 전달해 실제 칩 생산의 토대를 마련할 수 있게 된다.

화웨이의 반도체 자립 노력은 미국 제재 이후 꾸준히 진행돼왔다. 화웨이는 미국 제재가 강화되기 직전인 2020년부터 TSMC로부터 5nm 칩을 조달해왔다. 제재 이후 퀄컴의 4G 스냅드래곤 프로세서 사용으로 전환했으나, 지난해 7nm 기린 9000 칩을 탑재한 메이트 60 프로를 출시하며 자사 기기의 5G 연결성을 되살렸다.


박정한 글로벌이코노믹 기자 park@g-enews.com