인텔, 고급 패키징 승부수… TSMC·삼성 추격 가속

인텔 파운드리가 업계 선도의 고급 패키징 기술을 앞세워 파운드리 시장의 강자인 TSMC와 삼성전자에 도전한다. 앞으로 중요성이 더욱 커질 패키징 기술로 경쟁 우위를 확보하려는 전략이다.

지난 4일(현지시각) 피어스 일렉트로닉스(Fierce Electronics) 보도에 따르면 인텔은 자사가 반도체 패키징 기술 분야를 이끈다고 주장한다. 현재 패키징 기술은 클라우드와 데이터 센터의 고성능 인공지능(AI) 컴퓨팅 구현에 핵심 역할을 한다.

반도체 제조 공정에서 패키징은 칩 설계와 구분되지만, 두 영역은 기술적으로 밀접하다. 인텔은 칩 설계와 패키징 양쪽 모두 오랜 경험을 쌓았다. 최근 인텔은 자체 칩 생산 외에 파운드리 고객 유치에 적극 나서며, 자사의 패키징 기술력을 차별점으로 부각한다. 지난주 열린 '인텔 파운드리 다이렉트 커넥트' 행사에서 립부 탄 최고경영자(CEO)는 고객과 협력사 약 1,000명 앞에서 인텔 파운드리에 대한 강한 의지를 밝혔다.

◇ "패키징 기술, 칩 공정보다 중요"... 인텔, 기술 주도권 자신
시장 분석가들은 패키징 기술력이 인텔의 파운드리 경쟁력 확보에 결정적 역할을 할 것으로 본다. J. 골드 어소시에이츠의 잭 골드 분석가는 "인텔은 이미 패키징 분야에서 앞서 있다"며 "패키징 기술을 계속 활용한다면 인텔에 좋은 기회가 될 것"이라고 분석했다.

골드 분석가는 2000달러(약 280만 원)짜리 칩 비용의 절반가량이 패키징 때문에 발생한다고 추정하며, 패키징 기술의 독창성이 칩 공정 노드 설계보다 "더 중요하다"고 강조했다.

인텔 파운드리의 나비드 샤리아리 수석 부사장 역시 "패키징 우수성은 앞으로 10년에서 15년간 인텔과 고객, 그리고 산업 전체에 걸쳐 과거 10년보다 훨씬 더 중요해질 것"이라고 내다봤다.

그는 "우리는 가장 완벽한 고급 패키징과 관련 공정, 백엔드 테스트 제품군을 가졌으며, 고객이 선택하는 최고의 OSAT(외주 반도체 패키지 테스트) 업체가 되기를 원한다"고 밝혔다.

샤리아리 부사장은 고객이 인텔의 18A 공정이나 TSMC 등 다른 어떤 실리콘을 사용하든 인텔이 고급 패키징 서비스를 제공할 수 있다고 설명했다. 그는 "인텔은 다이 테스팅, 수율 개선 지원, 조립 및 테스트 역량을 갖췄다"며 "패키지 설계부터 시뮬레이션 모델링까지 고객의 모든 요구 사항을 지원할 준비가 되어 있다"고 덧붙였다.


◇ 가트너 "주도권은 주관적... TSMC 고객 확보율 높아"

하지만 인텔의 '패키징 선도 기업' 주장에 신중론도 나온다. 가트너의 가우라브 굽타 분석가는 "선도 기업이라는 것은 매우 주관적"이라며 "인텔은 기술과 제품을 가졌지만, TSMC는 훨씬 더 높은 고객 확보율을 가지고 있다"고 지적했다. 그는 "인텔은 TSMC와 경쟁하고 잠재 고객에게 다양한 선택지를 보여주려고 고급 패키징 분야에서 더 많은 제품을 내놓으며 공격적으로 나선다"고 평가했다.

다만 굽타 분석가는 인텔이 자사 실리콘을 쓰지 않는 고객에게도 패키징 기술을 개방하는 점은 긍정적으로 봤다.

그는 "인텔은 여전히 파운드리 사업 방식을 배우는 단계이며, 파운드리 사업부가 큰 손실을 본다는 것은 공공연한 사실"이라며 "가능한 모든 방법으로 고객을 유치하려 할 것"이라고 말했다. 실제로 인텔 파운드리 사업부는 올해 1분기에 23억 달러(약 3조 2257억 원)의 영업 손실을 기록했다. 내부 웨이퍼 출하 덕분에 매출이 지난해 같은 기간보다 7% 늘어난 47억 달러(약 6조 5917억 원)를 기록했음에도 발생한 손실이다. 인텔 측은 구조적인 비용 압박과 18A 공정 증설 관련 초기 비용 탓이라고 설명했다.

굽타 분석가 역시 고급 패키징의 미래 중요성에는 동의하며 "인텔이 스스로를 잘 알리는 것은 타당하다"고 말했다. 그러나 그는 "이미 TSMC와 협력하는 고객을 설득하는 것은 어려운 과제"라며 "기술 주도권뿐만 아니라 서비스 정신, 정시 납기 능력, 고객 요구에 대한 유연성이 중요하다"고 강조했다.

인텔은 최첨단 실리콘과 패키징 분야에서 TSMC, 삼성전자와 경쟁하고 있다. 굽타 분석가는 "고객의 신뢰를 얻는 것이 필수"라며 "더 나은 기술, 잠재적으로 낮은 비용, 고객의 빠른 시장 출시 지원 능력 가운데 하나 또는 이상적으로는 세 가지 모두를 갖춰야 하지만 이는 어려운 과제"라고 진단했다.

현재 미국과 유럽연합(EU)에 생산 거점을 둔 인텔은 실리콘 공급망 다변화라는 잠재력을 가졌다. 이는 지정학적 위험과 관세 환경 속에서 중요한 이점이 될 수 있다. 그러나 굽타 분석가는 "인텔은 여전히 실행 능력을 증명해야 하며, 이는 지난 10여 년간 부족했던 부분"이라고 지적했다.

◇ 고급 패키징이란? 칩렛·이종 집적 시대 핵심 기술

고급 패키징은 단순히 칩을 보호하는 것을 넘어, 칩이 시스템 안에서 최적의 성능을 내도록 물리적 환경과 연결성을 제공하는 기술이다. 칩 설계가 집적회로(IC) 자체의 기능 구현에 집중한다면, 패키징은 칩을 외부 환경과 연결하고 보호하며 열 관리, 신호 무결성 등을 책임진다.

최근 칩렛(Chiplet)과 이종 집적(Heterogeneous Integration) 기술이 떠오르면서 패키징의 중요성은 더욱 커졌다. 여러 개의 작은 칩(칩렛)을 하나의 패키지 안에 통합하는 이 기술들은 시스템의 성능, 전력 효율, 크기에 직접 영향을 미친다. 이 과정에서 설계와 패키징의 경계는 점차 모호해진다.

인텔은 자사의 EMIB(Embedded Multi-die Interconnect Bridge)와 포베로스(Foveros) 기술을 핵심 경쟁력으로 내세운다. EMIB는 칩 내부에 브리지를 심어 다이(Die) 사이의 고속 연결을 가능하게 하는 기술이다. 특히 EMIB-T는 HBM4 메모리나 UCIe 인터페이스 연결에 활용될 수 있다.

포베로스는 3D 칩 적층 기술이다. 칩을 수직으로 쌓아 올려 집적도를 높이는 방식으로, 포베로스 2는 범프(Bump, 칩과 기판을 연결하는 돌기) 간격을 10마이크론 미만으로 줄여 상호 연결 밀도를 크게 높였다.

인텔은 이러한 고급 패키징 기술력을 바탕으로 차세대 공정 계획 달성에도 자신감을 보인다. 2025년 하반기 업계 최초로 후면 전력 공급 기술(PowerVia)을 적용한 18A 공정을 선보인다. 2027년에는 High-NA EUV(극자외선) 장비를 활용한 14A 공정을, 2028년에는 성능을 개선하고 3D 적층을 위한 TSV(실리콘 관통 전극) 기술을 적용한 18A-PT 공정을 출시할 계획이다. 고급 패키징 기술과 차세대 공정의 시너지를 통해 파운드리 시장에서의 입지를 강화하려는 전략이다.


박정한 글로벌이코노믹 기자 park@g-enews.com