인텔, '유리 기판' 승부수… TSMC 독주 막을 '3년의 골든타임'

인공지능(AI) 반도체의 물리적 한계를 돌파할 '꿈의 소재'로 불리는 유리 기판(Glass Substrate) 상용화가 3년 내 가시화된다. 대만 TSMC가 장악한 'CoWoS(칩 온 웨이퍼 온 서브스트레이트)' 공정의 대안으로 부상하면서, 인텔을 필두로 삼성전자와 SK하이닉스가 주도권 탈환을 위한 운명의 승부수를 던졌다.

지난 28일(현지시각) IT 전문 매체 Wccftech와 업계에 따르면, 세계 2위 후공정(OSAT) 업체 앰코테크놀로지(Amkor)는 인텔과 손잡고 유리 기판 양산을 위한 가이드라인을 확정했다. 앰코테크놀로지는 서울에서 열린 컨퍼런스에서 유리 기판이 기존 유기기판보다 열 안정성과 변형 억제력이 월등히 뛰어나며, 기술적 안정성을 확보한 만큼 3년 내 상용화가 이뤄질 것이라고 밝혔다.


현재 AI 반도체 패키징의 주류인 유기 소재(플라스틱 계열) 기판은 칩이 대형화되고 적층 수가 늘어나면서 물리적 한계에 부딪혔다. 고온 공정에서 기판이 휘어지는 워핑(Warping) 현상과 표면 거칠기 문제로 인해 미세 회로를 구현하는 데 병목 현상이 발생하고 있다.

유리는 열팽창 계수가 실리콘 칩과 유사해 고온 공정에서도 기판이 휘거나 뒤틀리는 현상을 최소화하며, 이는 대형 칩 제조 시 수율을 높이는 핵심 요소다.
표면이 매끄러워 유기 기판보다 더 얇고 밀집된 회로를 새길 수 있으며, 데이터 전송 속도는 높이고 전력 효율을 극대화한다.

기판 두께를 25% 이상 줄이면서도 신호 손실은 대폭 낮춰 고대역폭메모리(HBM)와 GPU를 결합하는 초정밀 패키징에서 결정적 차이를 만든다.


이번 기술 협력은 파운드리(위탁생산) 재건을 노리는 인텔에 결정적인 추진력이 될 전망이다. 현재 AI 칩 패키징 시장은 TSMC의 CoWoS 공정이 독점하고 있으나, 칩 크기가 커질수록 비용과 공정 난도가 급상승하는 한계에 직면했다.

인텔은 이미 미국 애리조나 공장에 유리 기판 양산을 위한 테스트 라인을 구축하고 자체 첨단 패키징 기술인 'EMIB'와 유리 기판의 결합을 추진 중이다. 인텔이 앰코와 손잡고 유리 기판 양산 지침을 확정한 것은 TSMC의 실리콘 인터포저 방식을 대체할 저비용·고효율 생태계를 선점해 시장 판도를 뒤흔들겠다는 의도로 풀이된다.

국내 기업들의 대응도 긴박하다. 삼성전자는 올해 안에 유리 기판 시제품 생산 라인을 가동하겠다는 목표를 세웠으며, 삼성전기·삼성디스플레이 등 계열사 역량을 총동원하고 있다. SK하이닉스 역시 SKC 자회사 앱솔릭스를 통해 미국 조지아주에 세계 최초 유리 기판 양산 공장을 건설하며 주도권 싸움에 뛰어들었다.

다만 장밋빛 전망만 있는 것은 아니다. 유리는 소재 특성상 충격에 취약해 대량 양산 시 '깨짐' 문제를 완벽히 해결하는 것이 수익성의 관건이다. 또한, AI 팹리스 업체들이 실제 유리 기판을 채택하기 시작하면 기존 공정 장비와 소재 공급망이 완전히 재편되는 대격변이 예상된다.


AI 반도체 시장 '제2막'을 결정할 유리 기판 전쟁에서 시장 참여자들이 주목해야 할 지표는 명확하다.

첫째, 인텔의 18A 공정 안착 여부다. 유리 기판 기술이 인텔의 최첨단 공정과 연계되어 애플, 구글 등 실제 대형 고객사를 확보하는지 확인해야 한다.

둘째, 삼성전기·앱솔릭스의 수율이다. 실험실 수준을 넘어 대량 양산 시 깨짐 방지와 수율 확보가 실질적인 기업 가치로 연결될 것이다.

셋째, 엔비디아의 채택 시점이다. 현재 CoWoS를 사용하는 엔비디아가 차기 아키텍처에서 유리 기판 도입을 공식화할지가 시장 확산의 최대 변수다.

유리 기판은 반도체의 '토양'을 바꾸는 작업이다. 3년 뒤, 이 기술이 상용화되는 시점에는 우리가 알던 반도체 제조 지도가 완전히 뒤바뀌어 있을 것이다.


김주원 글로벌이코노믹 기자 park@g-enews.com