삼성 2nm 선택 vs SK하이닉스 3nm 동맹… AI 메모리 판도 바꿀 '단 하나의 칩'

삼성전자가 세계 최초로 HBM4 양산에 성공했지만, 시장의 시선은 이미 2027년 HBM4E로 향해 있다. 핀당 최대 16Gbps, 초당 4테라바이트(TB/s) 대역폭을 목표로 하는 HBM4E 경쟁의 승패는 단 하나의 기술 선택, 즉 '베이스 다이(Base Die·로직 다이)를 몇 나노미터(nm) 파운드리 공정으로 제조하느냐'에서 결정된다.

SK하이닉스는 TSMC 3nm 카드를, 삼성전자는 자체 4nm 내재화와 2nm 로드맵 카드를 꺼내 들었다. 미국 마이크론도 2027년부터 TSMC에 전권을 위탁하기로 했다. AI 가속기의 '메모리 병목' 해소를 두고 벌어지는 이 삼파전의 구조와 향방이 다음 메모리 칩 경쟁 판도 결정한다.




HBM은 수십 개의 DRAM 칩을 수직으로 쌓은 고대역폭 메모리다. 적층 구조 최하단 베이스 다이는 전체 스택의 신호 처리, 전력 관리, 인터페이스 제어를 담당하는 두뇌 역할을 한다. HBM3 세대까지 이 베이스 다이는 일반 DRAM 공정(10nm 중후반급)으로 제작해도 무방했다.
그러나 HBM4 세대부터 엔비디아·구글 등 빅테크가 요구하는 맞춤형 I/O 설계와 전력 효율이 폭발적으로 높아지면서 DRAM 공정의 물리적 한계가 노출됐다. 파운드리 로직 공정 도입은 선택이 아닌 필수가 된 것이다.

업계 분석기관 톰스하드웨어(Tom's Hardware)에 따르면 TSMC와 자회사 GUC가 HBM4·HBM4E 전 라인업에 3nm급 커스텀 베이스 다이를 제공할 경우 기존 대비 성능 밀도가 최대 2.5배 향상된다(2025.12). HBM4의 JEDEC 표준 기본 속도는 핀당 8.0GT/s이나, 실제 제조사들의 구현 수준은 이를 크게 상회한다.

삼성전자는 이미 11.7Gbps(최대 13Gbps)를 양산 제품에서 달성했고, 마이크론은 샘플 단계에서 11Gbps를 확인했으며, HBM4E 세대에서는 12.8GT/s 이상이 목표치로 제시되고 있다. 이 같은 표준 대비 50% 이상의 속도 향상은 파운드리 로직 공정 기반 베이스 다이 내재화 없이는 구현이 불가능하다는 것이 업계의 공통된 평가다.


삼성전자는 2026년 2월 세계 최초로 HBM4 양산 및 고객 출하를 공식화했다. 자체 6세대 1c DRAM 코어 다이에 삼성 파운드리 4nm 공정 기반 베이스 다이를 결합해 핀당 11.7Gbps(최대 13Gbps)를 구현했다고 밝혔다(Samsung Semiconductor Global, 2026.2). 엔비디아 CEO 젠슨 황이 GTC 2026 현장에서 HBM4 웨이퍼에 직접 서명하며 "어메이징 HBM4"를 외친 것은 삼성의 성과를 상징적으로 보여준 장면이었다.
삼성 DS부문 황상준 부사장은 지난 3월 GTC 2026에서 "HBM4·HBM4E 베이스 다이에는 4nm 공정을, HBM5부터 삼성 파운드리 2nm 공정을 도입한다"고 공식 선언했다. HBM5E 코어 다이에는 미상용화 단계인 1d DRAM 공정을 투입할 계획이라고도 밝혔다. 삼성은 2026년 HBM 생산량을 전년 대비 3배 이상 확대하고, 그 절반 이상을 HBM4로 배정할 방침이다.

주목할 것은 수율 개선 궤적이다. 삼성 HBM4 수율은 2024년 말 50%(R&D 샘플 기준) → 2026년 초 양산 초기 60% 안정화 → 연말 목표 85%로 상향 조정됐다. 지난 3월 샘모바일과 테크네북은 이 60% 달성이 이미 손익분기점(BEP)을 돌파한 수준이며, 업계 전문가들이 연말 85% 목표를 달성 가능 범위로 평가하고 있다고 전했다. 엔비디아 HBM4 물량 배분에서 SK하이닉스가 약 55~70% 비중을 선점한 가운데, 삼성은 20%대 중반에서 출발해 수율 개선과 함께 점유율을 끌어올리는 전략을 구사하고 있다.

삼성의 IDM 전략은 또 하나의 프리미엄 카드를 품고 있다. 평택 파운드리는 HBM4 베이스 다이 외에도 그록 3 LPU를 4nm로 생산 중이며, 지난 3월 젠슨 황이 GTC 기조연설에서 직접 거명하면서 4nm 공정 수요가 당초 예상을 초과하고 있다.


SK하이닉스의 전략은 분명하다. HBM4에서 확립한 TSMC와의 'One-Team' 동맹을 HBM4E에서 3nm(N3P) 공정으로 심화해 기술 격차를 결정적으로 벌리는 것이다. 다만 현 시점에서 3nm 채택은 공식 확정 발표가 나오지 않은 '검토 단계'임을 분명히 짚어둘 필요가 있다.

트렌드포스 보도에 따르면, SK하이닉스는 엔비디아 플래그십 GPU 및 구글 TPU향 프리미엄 맞춤형 베이스 다이에 TSMC 3nm 적용을, 범용 서버 베이스 다이에는 12nm를 투입하는 이원화 전략을 '검토 중'이다. 코어 다이에는 10nm급 6세대 1c DRAM을 투입한다. 업계에 따르면, TSMC 3nm 도입 시 전 세대 대비 전력 효율 2배 향상이 목표다. HBM4E 맞춤형 제품은 엔비디아 차세대 AI 칩 '베라 루빈 울트라'를 정조준하고 있다.

비용 압박도 명확하다. TSMC 3nm 기반 베이스 다이 도입으로 HBM4 원가가 30% 이상 상승해, SK하이닉스 HBM4 가격은 HBM3E 12단(300달러 중반대, 약 45만 원) 대비 50% 이상 높은 500달러(약 75만 원) 중반대로 형성됐다. 그럼에도 전체 HBM 시장 점유율에서 SK하이닉스는 2025년 Q3 기준 53%(Counterpoint Research), 2026년 4월 기준 50~55%(Silicon Analysts)를 유지하고 있다.

골드만삭스는 "SK하이닉스는 최소 2026년까지 HBM3과 HBM3E에서 지배적 지위를 유지하며 총 HBM 시장 점유율 50% 이상을 지속할 것"이라고 평가했다.


미국 마이크론은 HBM4에서 자체 베이스 다이와 1β DRAM을 고수하며 비용 경쟁력을 유지하고 있다. 그러나 HBM4E부터는 전략을 전환, 표준형과 맞춤형 베이스 다이 제조를 모두 TSMC에 위탁하기로 결정했다.

지난 22일 트랜드포스에 따르면, 마이크론 글로벌운영 EVP 마니시 바티아는 JP모건 글로벌 기술 컨퍼런스에서 "HBM4E 표준·맞춤형 로직 다이 모두 TSMC가 제조하며, 코어 DRAM은 1-감마(1γ) 세대로 전환할 것"이라고 확인했다. 양산 목표는 2027년이다.

마이크론은 2025년 12월 소비자 메모리·스토리지 시장 철수를 선언하고 AI 데이터센터에 전략적 자원을 집중하고 있다. 기술 개발 속도 면에서 삼성·SK하이닉스와의 격차는 크지 않으나, 맞춤형 HBM에서의 설계 역량과 빅테크 고객 관계는 구조적 약점으로 남아 있다.


이 삼파전의 최대 구조적 수혜자는 TSMC다. CoWoS 패키징 생산능력은 2024년 말 월 3만 5000웨이퍼에서 2026년 말 13만 웨이퍼까지 약 4배 가까이 확대될 전망이다. 실리콘 애널리스트에 따르면, 엔비디아가 전체 2026년 CoWoS 생산량의 60% 이상을 선점한 가운데, 2026년 1분기 기준 TSMC N3 공정은 완전 부킹 상태이며 CoWoS 리드타임은 50주를 초과하는 공급 병목 상태가 지속되고 있다. 다만 가용 생산능력의 급격한 확장이 진행 중인 만큼, 2027년부터 병목의 점진적 완화가 예상된다.

삼성 파운드리의 2nm 공정(SF2P) 역시 빠른 속도로 진전 중이다. 1세대 SF2가 2025년 내내 50~60%대 수율에 머문 반면, 2세대 SF2P는 2026년 초 양산 기준선인 70% 수율 돌파가 보고됐다. HBM5 베이스 다이 내재화 전략의 핵심 기반인 이 SF2P 수율 안정화가 삼성이 TSMC에 대한 의존도 없이 독립적 HBM 로드맵을 유지할 수 있는지를 결정하는 핵심 변수다.

톰스 하드웨어에 따르면, TSMC는 2026년 4월 북미 기술 심포지엄에서 CoWoS 패키지 크기를 2029년까지 14 레티클 이상으로 확장하고 HBM5E 스택 24개를 단일 패키지에 통합하는 장기 로드맵을 공개했다. 이제 리소그래피가 아닌 패키징이 반도체 기술 발전의 핵심 추진력임이 공식화된 셈이다.


베이스 다이의 파운드리 로직 공정화는 국내 반도체 후공정 및 디자인하우스(DSP) 생태계에 기회와 구조적 도전을 동시에 안긴다. TSMC가 Amkor 인천 시설을 CoWoS 외주 파트너로 활용하면서 국내 후공정 수요도 증가세다. 그러나 TSMC가 차세대 CoPoS(칩온패널온서브스트레이트) 공급망 전반에 엄격한 기밀유지 조항을 적용하고 있어, 핵심 패키징 기술의 외부 확산은 제한적이다.

SK하이닉스의 TSMC 의존도 심화는 IP 설계 협업과 선단 EDA 툴을 갖춘 국내 디자인하우스에는 새로운 수혜의 문을 열어주는 동시에, 그러지 못한 업체에는 공급망 내 입지 축소를 의미할 수 있다. 메모리 기업이 독자적으로 완제품을 공급하던 시대는 끝났다. 파운드리·IP·팹리스와 설계 초기 단계부터 협력하는 생태계 구조가 HBM4E 이후의 표준으로 자리잡고 있다.


2026년 5월 현재, 단기 주도권은 삼성전자에 있다. 세계 최초 HBM4 양산·출하, IDM 기반 원가 통제, 엔비디아·구글·브로드컴을 아우르는 고객 다변화, 그리고 2nm SF2P 수율 돌파라는 파운드리 부문 반등이 강점이다. 반면 SK하이닉스는 HBM 전체 시장에서 50~55%의 점유율을 유지하며 TSMC 3nm 기반 HBM4E 카드를 준비 중이다. 이 카드가 공식 확정되고 엔비디아 베라 루빈 울트라 플랫폼에서 검증되는 시점이 HBM4E 시장 지배구도를 결정짓는 분기점이 될 것이다.

업계에 따르면 HBM4 시장 점유율은 SK하이닉스 50%, 삼성 30%, 마이크론 20%로 수렴할 것으로 예측된다. 트렌드포스는 HBM4E가 2027년 전체 HBM 시장의 40%를 차지하고, HBM 수요는 2026년 77%, 2027년 68% 성장할 것이라는 전망을 유지하고 있다. HBM4·4E 시대는 메모리가 고객 맞춤형 로직 설계물로 진화하는 '컴퓨트-인-메모리'의 서막이다. 이 전쟁의 최종 승자는 공정 미세화와 설계 유연성, 그리고 빅테크와의 초기 단계 협력 체제를 가장 빠르게 내재화하는 기업에게 돌아갈 것이다.


첫째, 삼성전자 HBM4 수율 85% 달성 시점을 추적해야 한다. 현재 60% 안정화→연말 85% 목표 궤적에서, 70% 돌파가 확인되는 시점이 엔비디아 정규 공급 계약 체결 및 HBM4 매출 급등의 실질적 신호탄이 된다.

둘째, SK하이닉스의 TSMC 3nm 베이스 다이 공식 채택 시점을 확인해야 한다. 현재 검토 단계에 있는 3nm 적용이 공식 확정되는 순간, 엔비디아 베라 루빈 울트라 납품 우선권 확보와 HBM4E 프리미엄 가격 정당성이 동시 성립해 밸류에이션 재평가 트리거가 될 수 있다.

셋째, TSMC CoWoS 리드타임 단축 속도를 모니터링해야 한다. 2026년 4월 현재 여전히 50주 초과 수준인 CoWoS 병목이 해소되지 않으면 HBM4 탑재 AI 가속기 출하 일정이 전반적으로 지연되고, 한국 HBM 공급업체들의 분기 실적 추정치 역시 동반 조정될 수 있다.

넷째, 삼성 파운드리 SF2P 수율의 고용량 안정화 여부를 점검해야 한다. SF2P가 1~2월 파일럿 70% 달성에 이어 고용량 양산에서도 70% 이상을 유지한다면, HBM5 베이스 다이 내재화 전략의 현실성이 입증돼 삼성전자 DS·파운드리 부문 동시 반등 논거가 강화된다.

다섯째, 마이크론의 2027년 HBM4E TSMC 기반 양산 개시 여부를 점검해야 한다. 마이크론의 성공적인 진입은 HBM4E 가격에 하방 압력으로 작용해 삼성·SK하이닉스 양사의 수익성 전망치를 동시에 조정시키는 변수이며, 현재 메모리 빅2 체제가 빅3 경쟁 체제로 전환되는 신호가 된다.


김주원 글로벌이코노믹 기자 park@g-enews.com