삼성, 엔비디아 맞춤형 메모리 하부 다이 TSMC 3나노 조달… 실리형 유연 전략

삼성전자가 엔비디아의 차세대 맞춤형 메모리 반도체인 NVHBM의 베이스 다이 제조에 대만 TSMC의 3나노미터 공정을 활용하기로 방향을 정했다.

정보기술 전문매체 더넥스트웹은 삼성전자 디바이스솔루션(DS) 부문이 내부 검토를 거쳐 엔비디아의 베이스 다이 공정 일원화 요구를 10월 19일(현지시각) 수용했다고 보도했다.


엔비디아가 메모리 공급망 전반에 공정 단일화를 요청한 직접 요인은 제품 간 성능 균일성 확보와 유효성 검증 비용 절감이다. 엔비디아는 지난 8월 공개한 7세대 고대역폭메모리(HBM4E) 설계 기반 맞춤형 규격인 NVHBM에 대해 공급 3사인 삼성전자, SK하이닉스, 마이크론 모두에게 TSMC 3나노 공정 기반의 베이스 다이 적용을 제시했다. 상단 적층 메모리 다이에는 6세대 D램 기술인 1c 규격을 단일 적용하도록 했다.
공급사마다 베이스 다이 공정이 다르면 동일한 설계라도 칩별 특성 편차가 발생할 수 있다. 하부 로직 공정을 통일하면 엔비디아가 각 사 제품을 별도로 검증해야 하는 시간과 비용 부담을 덜 수 있다. 삼성전자와 TSMC의 이번 협업은 4년 전 삼성전자 HBM을 TSMC 패키징 라인에 맞추는 정합 작업을 진행한 이래 다시 이뤄진 공조다.


하부 로직 다이의 구조적 변화와 선단 공정의 양산 안정성도 이번 결정에 영향을 미친 배경으로 꼽힌다. NVHBM은 GPU 내부의 연산 면적을 넓히기 위해 메모리 제어기를 하단 베이스 다이로 옮긴 설계를 적용했다. 이에 따라 다른 반도체와 통신하는 물리 계층 면적을 표준 규격 대비 60% 줄였으며, 대역폭은 30% 증가하고 소비 전력은 15% 줄어드는 구조를 갖췄다.

베이스 다이의 회로 난도가 급격히 상승하면서 제조 신뢰도 확보가 중요 과제로 부상했다.

반도체 업계 추산에 따르면 TSMC 3나노 공정은 성숙 단계에 진입해 안정적인 양산 수율을 확보한 반면, 삼성전자의 선단 공정은 차세대 수율 고도화 작업을 진행 중인 단계로 평가받는다. 고객사 납기를 맞춰야 하는 메모리 사업부 입장에서는 안정성이 검증된 파운드리 공정을 택하는 실리적 판단을 내린 셈이다.

이번 행보는 삼성전자가 메모리 시장 지배력을 공고히 하기 위해 기존의 메모리·파운드리 일괄 공급 원칙을 탄력적으로 조율한 결정으로 풀이된다.

금융투자업계에 따르면 스위스 투자은행 UBS는 2027년 글로벌 HBM 수요를 전년 대비 91% 증가한 615억 기가비트로 전망했다. 반면 제조사들의 전체 공급량은 546억 기가비트에 머물러 약 10%의 공급 부족이 나타날 것으로 관측된다. 공급 병목 국면에서 엔비디아 공급망 진입 자격을 선제 확보하는 것이 D램 생산 라인의 가동률 방어에 유리하다.

자체 턴키 모델의 전면 후퇴는 아니다. 삼성전자는 표준 HBM4와 HBM4E 제품군에는 자체 4나노 베이스 다이를 적용하는 일괄 생산 방식을 계속 유지하며, AMD 등 다른 고객사용 맞춤 물량도 자체 파운드리 라인으로 소화할 방침이다.

아울러 TSMC의 선단 라인 독점에 따른 납기 지연 가능성에 대비해 자체 2나노 공정을 통한 NVHBM 베이스 다이 검증 작업도 병행하고 있다. 고객사의 표준 규격 요구를 수용해 납품 안정성을 챙기는 동시에, 자체 파운드리 공정의 완성도를 끌어올려 대체 공급망 지위를 확보하려는 전략적 포석이다.


김주원 글로벌이코노믹 기자 park@g-enews.com