[실리콘 디코드] TSMC 'CoWoS 병목' 쇼크…애플·퀄컴, 인텔 패키징망 진입 타진

인공지능(AI) 반도체 붐이 고성능 컴퓨팅(HPC) 코어인 GPU와 AI 주문형반도체(ASIC), 그리고 고대역폭메모리(HBM)의 폭발적 수요를 견인하며 반도체 산업의 최전선이 '미세 공정'에서 '첨단 패키징'으로 이동하고 있다. 이제 패키징 기술은 단순한 후공정이 아닌, 디바이스의 성능과 대역폭을 결정짓는 핵심 승부처가 됐다.

20일(현지시각) IT전문 매체 36Kr과 프랑스 시장조사업체 욜 그룹(Yole Group)의 분석에 따르면 당장 2025년 2분기 첨단 패키징 매출은 120억 달러(약 17조 원)를 돌파할 전망이다. 장기적으로는 2024년 약 450억 달러(약 66조 원)였던 시장 규모가 연평균 9.4%의 강력한 성장세를 보이며 2030년 800억 달러(약 118조원)에 이를 것으로 관측된다.

이 거대한 시장을 두고 파운드리 업계의 '빅3'인 TSMC, 인텔, 삼성전자가 각기 다른 셈법으로 각축전을 벌이고 있다. 특히 최근 애플과 퀄컴 같은 글로벌 팹리스 거물들이 인텔의 패키징 기술을 저울질하고 있다는 소식은 TSMC 일변도였던 시장 판도에 균열이 생길 수 있음을 시사한다.

TSMC의 2.5D 패키징 기술인 'CoWoS(Chip-on-Wafer-on-Substrate)'는 지난 10여 년간 지속적인 기술 고도화를 통해 글로벌 고대역폭 패키징의 사실상 표준으로 자리 잡았다. 로직 칩과 메모리 칩, 아날로그 칩 등을 고밀도 실리콘 인터포저 위에 나란히 통합하는 이 기술은 현재 엔비디아의 주력 AI 가속기인 H100, H200, GB200(CoWoS-L 적용)을 비롯해 AMD의 MI300 시리즈, 브로드컴의 AI ASIC 등에 필수적으로 적용되고 있다.

문제는 이 독보적인 기술의 성숙도가 오히려 공급망의 치명적인 병목현상을 초래했다는 점이다. 현재 CoWoS 생산능력(CAPA)은 심각한 공급 부족 상태다. 외신과 업계 분석을 종합하면 엔비디아 한 곳이 TSMC CoWoS 생산능력의 절반 이상을 점유하고 있는 것으로 파악된다. UBS는 블랙웰(Blackwell), 블랙웰 울트라, 루빈 등으로 이어지는 엔비디아의 로드맵에 따라 2026년 엔비디아의 CoWoS 웨이퍼 수요가 올해 대비 40% 가까이 증가한 67만 8000장에 달할 것으로 예측했다. 2026년 엔비디아의 총 GPU 생산량이 740만 개에 이를 것이라는 전망까지 더해지면 상황은 더욱 심각하다.

이미 업계에서는 "제품의 수명주기보다 줄 서서 기다리는 기간(Queuing period)이 더 길다"는 자조 섞인 비명까지 나오고 있다. 이는 애플, 퀄컴, 브로드컴 같은 여타 빅테크 기업들이 신규 칩 패키징을 검토할 때 TSMC 라인에 진입조차 하기 어려운 '수동적 상황'에 처했음을 의미한다. TSMC는 지난 3분기 실적 발표에서 HPC 사업 매출이 전 분기와 비슷한 수준을 유지했음에도, 이것이 AI 수요 둔화가 아님을 강조했다. 오히려 3개월 전 예상보다 수요는 더 강력해졌으나, CoWoS 생산능력 부족이 제품 출하를 제한하고 있다는 것이 TSMC 측의 설명이다.

모건스탠리 추정에 따르면 TSMC는 2026년 말까지 CoWoS 생산능력을 기존 예상치였던 월 10만 장(100kwpm)에서 20% 이상 상향 조정해 최소 월 12만~13만 장 수준으로 끌어올릴 계획이다. 그러나 생산능력 확충 속도가 폭발적인 수요를 따라잡기에는 역부족이라는 평가가 지배적이다.

비용 구조와 발열 관리 문제도 TSMC의 과제다. CoWoS에 사용되는 대형 실리콘 인터포저는 수백 제곱밀리미터에 달하는 면적 탓에 65나노/45나노 등 성숙 공정을 사용함에도 불구하고 가격이 매우 비싸다. 패키징 견적에서 인터포저가 차지하는 비중이 50~70%에 육박하며, 일부 고객사의 경우 "배(칩)보다 배꼽(패키징)이 더 큰" 상황이 벌어지기도 한다. 또한 HBM 스택(적층) 수가 늘어날수록 패키징 영역 내 열 밀도 관리가 난해해지는 문제도 대두되고 있다.

TSMC의 CoWoS가 고대역폭의 제왕이라면, 인텔의 'EMIB(Embedded Multi-die Interconnect Bridge) + 포베로스(Foveros)' 조합은 유연성과 비용 효율성, 그리고 미국 본토 공급망이라는 지정학적 이점을 무기로 시장의 틈새를 파고들고 있다.

최근 애플이 채용 공고를 통해 CoWoS뿐만 아니라 인텔의 EMIB, SoIC 등에 능통한 D램 패키징 엔지니어를 찾고 있다는 점, 퀄컴이 데이터센터 제품 관리 이사 직무에 인텔 EMIB 기술에 대한 이해도를 요구한 점은 시사하는 바가 크다. 이는 이들 칩 설계 거인들이 TSMC의 잠재적 대안으로 인텔을 적극적으로 평가(Evaluation)하기 시작했다는 명확한 신호다.

그렇다면 왜 하필 인텔의 EMIB인가. 핵심은 '구조적 효율성'에 있다. EMIB는 패키지 전체를 덮는 거대한 실리콘 인터포저 대신, 고속 상호연결이 필요한 국소 부위에만 고밀도 실리콘 브리지(Silicon Bridge)를 매립하는 방식이다. 기판 캐비티에 실리콘 브리지를 배치하고 접착제로 고정한 뒤, 그 위에 유전체 층과 금속 배선 층을 쌓아 올린다.

이 방식은 CoWoS 대비 명확한 강점을 가진다. 첫째, 필요한 곳에만 작은 브리지를 심기 때문에 전체 공간을 차지하지 않아 입출력(I/O) 신호 균형에 영향을 주지 않고 전원 무결성(Power Integrity)을 해치지 않는다. 모든 신호와 전원 비아(Via)가 인터포저를 통과해야 하는 TSMC 방식이 추가적인 임피던스와 노이즈를 유발하는 것과 대조적이다. 둘째, 대면적 인터포저를 쓰지 않아 비용이 저렴하다. 셋째, 칩렛(Chiplet) 구성과 커스터마이징에 훨씬 유연하다.

인텔 자료에 따르면 EMIB는 2017년부터 양산되어 서버, 네트워크, HPC 분야에 적용되어 온 검증된 기술이다. 인텔은 여기서 멈추지 않고 EMIB-M(MIM 커패시터 통합으로 전력 전송 능력 강화), EMIB-T(실리콘 관통전극 TSV 추가) 등으로 포트폴리오를 확장하고 있다. 또한 EMIB와 3D 적층 기술인 포베로스를 결합한 'EMIB 3.5D' 하이브리드 아키텍처를 통해 패키징 크기, 성능, 전력 효율의 균형을 최적화하고 있다.

무엇보다 인텔이 가진 강력한 무기는 '미국 내 생산 기지'다. TSMC와 삼성전자의 패키징 라인이 대만과 한국 등 동아시아에 집중된 반면, 인텔은 뉴멕시코(Fab 9/Fab 11x), 오하이오(예정), 캘리포니아(R&D) 등 미국 본토에 첨단 패키징 거점을 구축하고 있다. 이는 미국의 클라우드 제공업체와 AI 칩 기업들에게 단순한 비용 논리를 넘어선 '공급망 안보'와 '지정학적 리스크 해소'라는 강력한 유인책이 된다. 즉, 인텔의 패키징은 기술적 우위라기보다 산업 체인의 안전성 측면에서 강력한 경쟁력을 발휘하고 있는 셈이다.


삼성전자의 패키징 전략은 HBM 공급망에서 시작해 첨단 패키징으로 진입하는 '역방향' 접근이다. 삼성은 HBM 공급망의 지배력을 바탕으로 패키징 경로 선택권과 시스템 아키텍처 협업에서 영향력을 확대하려 하고 있다.

삼성의 첨단 패키징 기술인 '아이큐브(I-Cube)'는 크게 두 가지로 나뉜다. 'I-Cube S'는 대형 실리콘 인터포저를 사용하는 2.5D 솔루션으로, TSMC의 CoWoS-S와 구조가 거의 동일하다. 넓은 인터포저 배선을 통해 높은 신호 무결성과 견고한 전력 분배 네트워크(PDN)를 제공하며, HBM3/HBM3E와 같은 고대역폭 메모리 지원에 최적화되어 있다.

반면 'I-Cube E'는 실리콘 브리지와 재배선(RDL) 인터포저를 결합한 하이브리드 저비용 솔루션이다. 대면적 실리콘 인터포저를 제거하고 하단에 인텔 EMIB와 유사한 개념의 소형 실리콘 브리지를 사용해 국부적인 고밀도 연결을 지원한다. 이는 비용 효율성을 중시하는 고객을 겨냥한 포석이다.

3D 패키징 분야에서 삼성은 '엑스큐브(X-Cube)'를 통해 승부수를 띄우고 있다. 로직 다이를 Z축으로 적층하는 이 기술은 칩 온 웨이퍼(CoW) 및 구리 하이브리드 본딩(HCB) 기술을 핵심으로 한다. 구리 하이브리드 본딩은 기존의 솔더 볼을 사용하는 방식보다 칩 간 연결 밀도를 획기적으로 높일 수 있는 기술이다. 삼성 파운드리는 현재 4마이크론 이하의 초미세 연결 규격을 개발하며 3D 적층 밀도를 극대화하는 데 주력하고 있다.

결국 현재의 패키징 시장은 TSMC의 압도적인 점유율 속에 인텔이 유연성과 지정학적 이점으로 틈새를 공략하고, 삼성이 메모리(HBM)와의 시너지를 앞세워 추격하는 '천하삼분'의 형국으로 재편되고 있다. 엔비디아 GPU와 같은 '메모리 대역폭 괴물'에는 TSMC CoWoS가 여전히 정답일 수 있지만, 커스텀 ASIC이나 AI 추론 칩 등을 설계하는 애플, 퀄컴, 브로드컴 등에는 인텔의 EMIB가 매력적인 대안이 될 수 있다. AI 시대, 패키징 기술의 우위를 점하는 자가 반도체 패권 전쟁의 최종 승자가 될 가능성이 그 어느 때보다 높아졌다.


박정한 글로벌이코노믹 기자 park@g-enews.com