EUV 막히자 ‘3차원 접기’ 나선 화웨이…삼성·SK HBM 운명 바꿀 변수 3가지

중국 화웨이가 트랜지스터 미세화 대신 칩 내부의 데이터 이동 거리를 줄여 시스템 효율을 극대화하는 신반도체 스케일링 패러다임인 '타우 법칙'을 제시했다. 미국의 극자외선 노광장비 봉쇄를 정면 우회하기 위해 평면 회로를 위로 접는 3차원 적층 설계로 물리적 공정 한계를 돌파하겠다는 전략이다.

이에 젠슨 황 엔비디아 최고경영자는 대만 타이베이 만찬 행사에서 대만 TSMC가 10년 전에 이미 구현한 기술이라며 화웨이의 성과를 즉각 일축했다. 화웨이의 새 독자 규격 등장은 고대역폭메모리(HBM) 시장을 주도하는 삼성전자와 SK하이닉스에 메모리 병목 현상에 따른 역설적 수요 증대라는 기회와 차세대 패키징 주도권 경쟁이라는 과제를 동시에 던진다.


화웨이 반도체 자회사 하이실리콘의 허팅보 의장은 지난 25일(현지시각) 중국 상하이에서 열린 국제학술대회에서 타우 스케일링 법칙을 최초 공개했다. 사우스차이나모닝포스트의 30일 보도에 따르면 타우 법칙은 물리적 미세공정 전환 없이 시스템 내부의 데이터 지연 시간을 최소화하는 기술 구조다. 트랜지스터 수를 늘리는 '무어의 법칙'이나 전력과 성능의 균형을 맞추는 '데너드 스케일링'이 한계에 직면하자, 미세화가 아니라 '데이터 이동 거리'를 줄여 시스템 효율을 극대화하는 스케일링 법칙을 들고나온 것이다.
화웨이는 이를 구현하기 위해 평면 회로를 수직으로 쌓아 하이브리드 본딩으로 연결하는 '로직폴딩(회로접기)' 기술을 적용했다. 스마트폰용 프리미엄 칩셋인 '기린 2026'에 도입한 결과, 기존 7나노미터 공정을 유지하고도 시스템 단위 면적 기준 '유효 집적도'가 기존 1억 5500만 개에서 2억 3800만 개로 상승하는 효과를 냈다.

아울러 중앙처리장치(CPU) 코어의 전력 효율은 41% 개선됐고 최고 동작 주파수는 13.0% 향상됐다. 미국 투자은행 모건스탠리는 지난 27일 분석 보고서를 통해 이 같은 3차원 수직 통합 설계가 구형 7나노 또는 5나노 공정으로도 최신 미세 공정에 상응하는 성능을 내도록 지원한다고 분석했다.


엔비디아는 화웨이의 기술 발표에 경계심을 드러내며 즉각 반박에 나섰다. 젠슨 황 최고경영자는 28일 대만 공급망 파트너들과 함께한 타이베이 만찬 직후 언론 인터뷰에서 화웨이가 미세 공정 없이 트랜지스터 수를 두 배 이상 늘린 설계 능력은 인정하지만, TSMC는 이미 10년 전부터 3차원 패키징 기술을 확보해 상용화했다고 지적했다. 미세공정 기술을 보유한 TSMC나 엔비디아의 글로벌 공급망 자산과 비교하면 화웨이의 고립된 생태계는 명확한 한계가 존재한다는 진단이다.

그러나 시장 전문가들은 황 최고경영자의 발언을 기술적 하향 평가라기보다는 전략적 견제로 해석한다. TSMC의 '칩온웨이퍼온서브스트레이트(CoWoS)'가 개별 칩들을 기판 위에서 연결하는 '칩 간 패키징' 기술인 반면, 화웨이의 로직폴딩은 하나의 칩 내부 구조를 수직으로 통합하는 '칩 내부 3차원 설계'다. 형식은 유사해 보이지만 기술 계층이 완전히 다르다.

물론 낙관론만 있는 것은 아니다. 반도체 컨설팅 기업 RHCC의 레슬리 우 최고경영자는 화웨이가 수직으로 쌓아 올린 활성층 면적을 평면 표면적으로 단순 합산해 유효 집적도 수치를 부풀렸다고 꼬집었다. 단일 층 제조 기술의 본질적인 혁신이 아니므로 화웨이가 주장하는 2031년 기준 1.4나노급 성능 도달은 어렵다는 평가다. 영국 금융사 번스타인리서치 역시 칩을 위로 접어 쌓을수록 발생하는 극심한 발열 문제와 저유전율(low-K) 절연막 파괴, 첨단 3차원 패키징 수율 저하 등 해결하기 어려운 또 다른 공정 병목 현상을 유발할 것이라고 경고했다.
업계에서는 화웨이의 발표가 미국의 제재 압박 속에서 나온 극단적인 효율화의 산물로, 물리적 한계를 가리려는 과장이 섞여 있지만 설계와 수직계열화 역량만큼은 한국 기업들도 절대 방심해서는 안 되는 수준이라고 본다.


중국 시장 중심의 독자적인 인공지능(AI) 반도체 생태계 확장은 국내 메모리 업계의 주가와 수급 흐름에 상반된 파장을 보일 전망이다.

단기적으로 보면, 메모리 병목에 따른 역설적 고대역폭메모리 수요 증대가 기대된다. 화웨이가 로직폴딩을 통해 칩 내부의 데이터 지연과 병목 현상을 줄이는 데 성공할수록, 전체 시스템의 다음 병목 지점은 칩 외부인 '메모리 대역폭'으로 이동하게 된다.

내부 연산 속도가 빨라진 만큼 데이터를 밖에서 밀어주는 고성능 메모리가 필수적이기 때문이다. 이는 삼성전자와 SK하이닉스의 HBM3E 및 차세대 HBM4 제품군의 대중국 수출 물량 방어에 강력한 추진력으로 작용한다. 미국과 중국의 갈등 격화로 대만 TSMC 기반 공급망 진입이 막힌 중국 빅테크 기업들이 한국 메모리 기업에 러브콜을 보낼 가능성이 매우 크다.

그러나 중장기적으로 보면, 패키징 주도권 위협이 우려된다. 화웨이가 설계 도구 자립화에 성공해 하이브리드 본딩 기반 3차원 패키징 수율을 안정화하면 국내 기업들이 주도하는 첨단 패키징 시장 지위가 위협받는다.

미국 리서치사 모닝스타의 펠릭스 리 애널리스트는 화웨이가 칩 설계부터 통신망, 전기차, 디바이스 생태계를 모두 수직 계열화해 시스템 전체를 최적화하는 역량이 글로벌 경쟁사보다 위협적이라고 평가했다. 한국 반도체 기업들이 메모리 단품 제조를 넘어 파운드리 및 첨단 후공정 파트너십을 조속히 정비해야 하는 이유다.


미세공정 격차가 물리적 한계에 부딪히는 구조적 전환기에서 대한민국 반도체 산업은 초고대역폭 메모리의 압도적인 기술 격차를 유지하는 동시에 글로벌 패키징 생태계 내 주도권을 반드시 선점해야 한다. 개인 투자자와 시장 참여자들은 향후 반도체 시장의 향방을 가늠하기 위해 다음 세 가지 핵심 지표를 면밀히 점검해야 한다.

첫째, HBM4 내 로직 다이(Logic Die) 제조 공정 체제 다변화율이다. 삼성전자와 SK하이닉스가 차세대 고성능 메모리에 TSMC 및 자체 파운드리의 최신 미세 공정을 얼마나 유기적으로 결합하는지 확인해야 한다. 로직 다이 제조 파트너십의 다변화 성공 여부는 국내 메모리 기업의 글로벌 독점력 유지와 단가 협상력을 결정짓는 핵심 지표다.

둘째, 중국 주요 파운드리의 첨단 3차원 패키징 수율 65% 안착 여부다. 화웨이의 로직폴딩 칩이 상용화 단계의 손익분기점인 수율 60~70% 구간에 안정적으로 진입하는지 추적해야 한다. 중국 현지 후공정의 웨이퍼 처리량과 수율이 이 임계점을 넘어 가파르게 상승할 경우, 국내 반도체 기업들의 첨단 후공정 기술 리더십 주도권에 직접적인 위협이 된다.

셋째, 엔비디아 블랙웰(Blackwell) 수요 증가율 대비 대만 CoWoS 증설 속도다. 이미 공급 병목을 겪고 있는 TSMC의 첨단 패키징 생산능력 증설 속도가 빅테크의 블랙웰 수요 증가율을 추월하는지 비교해야 한다. 북미 중심의 인공지능 동맹 공급 능력이 시장 수요를 완벽히 소화할수록 화웨이 타우 법칙의 시장 영향력은 제한되며 한국 기업의 고대역폭메모리 가치사슬은 더욱 공고해진다.


김주원 글로벌이코노믹 기자 park@g-enews.com