인텔, 첨단 공정에 하이 NA EUV 첫 도입… 파운드리 추격 가속

인텔이 네덜란드 반도체 장비 기업 ASML의 차세대 노광 장비를 활용해 첨단 공정 상용 칩 시험 적용에 나섰다. 인텔은 대만 TSMC에 위탁하려던 차세대 칩 주문을 줄이고 자체 공장 생산 비중을 확대하는 가치사슬 조정을 추진한다.

시장에서는 인텔이 18A(1.8나노미터급) 공정의 초기 단계 검증에 진입했다는 평가를 내놓았다. 이 조치로 중장기 글로벌 반도체 위탁 생산(파운드리) 시장의 공급 구조가 바뀔 수 있다는 전망도 나온다.


ASML은 지난 7월 15일(현지시각) 공식 발표를 통해 인텔이 세계 최초로 '하이 NA 극자외선(EUV)' 리소그래피 기술을 상용 제품 공정에 도입했다고 밝혔다. 인텔은 미국 오리건주 힐스보로 연구개발 시설에 구축한 장비로 차세대 PC용 프로세서인 '팬더레이크'의 특정 회로 층을 처리했다.
이번 단계는 대량 양산 체제보다 특정 회로 층에 우선 적용해 성능을 확인하는 초기 생산 단계에 해당한다. 하이 NA EUV는 렌즈의 집광 능력을 나타내는 수치를 기존 0.33에서 0.55로 높인 최첨단 장비다. 인텔은 기존 구형 EUV 장비와 신형 장비에서 나온 웨이퍼가 호환되도록 교차 검증을 마쳤다.

이 기술은 미세 회로를 한 번의 노출로 그릴 수 있어 복잡한 제조 절차를 줄인다. 반면 대당 3억 달러(약 4444억 원)에서 4억 달러(약 5926억 원) 수준으로 추정되는 장비 가격은 초기 공정 비용을 늘리는 부담 요인이다.


인텔은 자체 공정의 기술 수준을 제고하며 외주 의존도를 낮추는 전략을 펼치고 있다. 투자은행 키뱅크 캐피털 마켓이 2026년 7월 발표한 보고서를 보면 인텔은 차세대 데스크톱 프로세서 '노바레이크-S'의 핵심 연산 소자 생산 물량 대부분을 자체 18A 공정으로 소화하는 방향을 검토한다.

인텔은 이 부품의 상당수를 TSMC의 2나노미터 공정에 위탁할 계획이었으나 자체 생산 비중을 높이면서 TSMC 배정 물량을 축소할 방침이다. 다만 이 계획은 확정 계약이 아닌 시장 추정이므로 수율 변화와 수주 흐름을 지켜봐야 한다.

키뱅크 캐피털 마켓은 인텔의 18A 공정 생산 능력은 현재 웨이퍼 기준 월 3만 장 규모라고 추정했다. 게이트올어라운드 기반 리본펫 기술과 후면 전력 공급 기술인 파워비아를 적용한 18A 공정은 자사 물량이라는 안정적 내부 고객을 활용해 공정 완성도를 끌어올린다.

시장 전문가들은 인텔의 행보가 세계 1위 파운드리 업체인 TSMC에 미칠 단기적 영향은 거의 없다고 진단한다. 대만 현지 언론인 대만뉴스는 16일 보도에서 TSMC가 애플, 엔비디아, AMD를 포함한 대형 고객사의 2나노미터 공정 대기 수요를 이미 확보했다고 전했다.

TSMC가 기록한 세계 파운드리 시장 점유율 73%의 지배력은 당분간 유지된다. 그러나 중장기 관점에서는 인텔이 독자 공정 생산을 확대할수록 TSMC의 잠재적 고객 풀이 축소된다.

한국 반도체 업계에 미칠 영향은 출발 조건이 다른 경쟁 구도의 심화다. 글로벌 파운드리 시장은 TSMC의 독주 속에 삼성전자와 인텔의 2위 추격전 양상으로 전개된다. 삼성전자는 3나노미터부터 GAA 구조를 선제 도입해 외부 고객사 유치와 수율 개선이라는 이중 과제를 동시에 해결해야 한다.

반면 인텔은 자사 핵심 칩을 내재화하는 과정에서 점진적으로 수율을 안정화할 기회를 선점했다. 독자 공정의 경제성 확보와 신뢰성 입증이 향후 인공지능 반도체 제조 시장의 최종 판도를 가를 변수로 부각된다.


김주원 글로벌이코노믹 기자 park@g-enews.com