트랜지스터를 위로 쌓는다… 모놀리식 3D, 미세화 한계 우회

반도체 회로 선폭을 줄이는 미세화 공정이 물리적 한계에 직면한 가운데, 기존 패키징 기술을 넘어 웨이퍼 상에 트랜지스터 자체를 수직으로 형성하는 3차원 모놀리식(Monolithic 3D) 집적 원천기술이 개발됐다.

미국 일리노이대 그레인저 공과대학 재료과학공학부 칭 차오(Qing Cao) 교수 연구팀은 23일(현지시각) 단결정 실리콘을 3층으로 수직 적층한 3D 반도체 구현에 성공했다고 국제 학술지 '네이처(Nature)'에 발표했다.

연구팀은 대학 내 클린룸 환경에서 소규모 테스트 구조를 기반으로 층별 625개의 트랜지스터를 배치해 98%에서 100%에 이르는 제조 수율을 확보했다. 이는 차세대 미세공정 로드맵의 대안을 제시한 성과로 평가받는다.

이번 성과는 고대역폭메모리(HBM)처럼 관통전극(TSV)으로 칩을 쌓는 '패키징'이 아니라, 단일 웨이퍼 상에 회로를 적층하는 모놀리식 3D 구조다.

그동안 반도체 업계가 추진해 온 모놀리식 적층은 고온 공정의 한계에 가로막혀 있었다. 하부 레이어의 금속 배선이 400도 이상에서 녹아내리기 때문에, 1000도가 넘는 고온이 필수적인 고품질 단결정 실리콘 상부 회로 형성이 불가능했다. 기존 연구들이 다결정 실리콘이나 탄소나노튜브 등 대체 소재를 활용했던 이유다. 그러나 이들 대체재는 단결정 실리콘보다 전기적 성능과 신뢰성이 떨어져 상용화 단계에 이르지 못했다.

칭 차오 교수 연구팀은 소재 처리 방식을 완전히 바꾸어 이 장벽을 풀었다.

기판 위에 직접 실리콘을 성장시키는 대신, 별도 기판에서 미리 생산한 두께 10나노미터(nm) 이하의 초박막 단결정 실리콘 나노막(nanomembrane)을 하부 회로 위로 옮기는 전사 방식을 도입했다. 이를 통해 층간 접합 공정 온도를 200도 이하로 낮추면서 하부 회로의 열 손상을 실질적으로 방지했다. 10nm 수준의 얇은 막은 유연성이 높아 접합 시 발생하는 인터페이스 결함도 차단한다.


고온이 필요한 이온 주입 공정을 생략하기 위해 연구팀은 '접합 없는 트랜지스터(Junctionless Transistor)' 구조를 결합했다.
실리콘 나노막을 전사하기 전에 불순물을 미리 고농도로 균일하게 주입해 둔 뒤, 게이트 전극의 전압만으로 채널의 전류 흐름을 제어하는 방식이다. 이 방식을 적용한 3D 적층 트랜지스터의 출력 전류 밀도는 고온 공정으로 제조된 표준 실리콘 소자와 대등한 수준을 기록했다. 타 연구팀이 개발한 대체 소재 트랜지스터와 비교하면 3배에서 4배가량 높은 성능이다.

연구팀은 층간 수직 금속 배선을 연결해 3D 논리 회로와 정적 램(SRAM) 세포를 구동하는 데 성공했다.

컴퓨터의 중앙처리장치(CPU)와 그래픽처리장치(GPU)에 필수적인 SRAM을 수직으로 쌓아 올리면 칩 면적을 획기적으로 줄일 수 있다. 칭 차오 교수는 단일 평면에 6개의 트랜지스터를 배치하던 기존 SRAM 방식을 초고층 건물에 비유하며, 공간 점유율을 줄이고 전력 효율성을 극대화할 수 있음을 입증했다.

다만 해당 수율은 625개 소규모 테스트 구조 기준이며 수억에서 수십억 개의 트랜지스터를 집적하는 상용 칩 수율과는 아직 격차가 크다. 대규모 집적 시 대면적 균일도 확보, 층간 정렬(Overlay) 정밀도, 열 방출(Thermal Dissipation) 문제는 여전히 해결해야 할 주요 과제다.


이번 연구 성과는 상용화 가능성을 타진하는 기초연구 단계이나 국내 반도체 핵심 기업들의 장기 로드맵과 밀접하게 맞물린다. 삼성전자의 경우 3차원 트랜지스터 구조인 GAA(Gate-All-Around) 이후 2nm 이하 공정에서 추진 중인 3D 패드(CFET) 및 모놀리식 3D 결합 로드맵의 핵심 힌트가 될 수 있다.

SK하이닉스 역시 차세대 HBM 등 로직-온-메모(Logic-on-Memory) 구조를 확장할 때 수직 집적도를 극대화하는 기반 기술로 검토 가능하다.

국내 장비·소재 생태계의 파급력도 구체화될 전망이다.

기존 노광·식각 중심의 장비 생태계에서 벗어나, 10nm급 초박막 나노막을 손상 없이 제어하는 핸들링 기술과 정밀 전사(Transfer) 장비, 200도 이하의 저온 본딩(Bonding) 장비 등 이전에 없던 신규 장비 시장이 형성될 가능성이 크다.

다만 실제 양산 공정 적용까지는 최소 수년 이상의 공정 안정화와 장비 생태계 구축이 필요할 것으로 예상된다. 국내 반도체 소자 및 장비 기업들은 선폭 줄이기 경쟁 이후 도래할 모놀리식 3D 공정 패러다임 변화에 선제적으로 대응해 차세대 시장 주도권을 확보해야 할 것이다.


김주원 글로벌이코노믹 기자 park@g-enews.com