인텔 EMIB 급부상…구글마저 TSMC 등 돌리나, AI 패키징 판세 요동

9세대 TPU에 EMIB-T 검토 조짐…CoWoS 병목에 대안 부상, 삼성 3D 패키징도 추격 기회

글로벌 인공지능(AI) 반도체 공급망을 독점해 온 대만 TSMC의 첨단 패키징 영토에 균열 조짐이 나타나고 있다. 독점 공급망의 극심한 병목 현상에 직면한 글로벌 빅테크 기업들이 의존도를 낮추기 위해 대체 기술을 활발히 검토하기 시작했다. 이미지=제미나이3

글로벌 인공지능(AI) 반도체 공급망을 독점해 온 대만 TSMC의 첨단 패키징 영토에 균열 조짐이 나타나고 있다. 독점 공급망의 극심한 병목 현상에 직면한 글로벌 빅테크 기업들이 의존도를 낮추기 위해 대체 기술을 활발히 검토하기 시작했다.

파운드리 미세 공정 단계를 넘어 후공정 패키징의 주도권을 잡기 위한 글로벌 반도체 거인들의 기술 경쟁이 새로운 전환 국면을 맞이했다.

독점 병목 극복할 대체재로 떠오른 인텔 EMIB-T

구글이 차세대 인공지능 반도체인 9세대 AI 연산 가속기(TPU) '휴무피시’(Humufish)에 인텔의 첨단 패키징 기술 'EMIB-T' 채택을 검토하고 있다는 분석이 나왔다. 반도체 전문 매체 세미아날리시스(SemiAnalysis)가 구글이 인텔의 기술 도입을 유력하게 들여다보는 중이라고 7월 15일(현지시각) 톰스하드웨어가 보도했다.

그동안 AI와 고성능 컴퓨팅(HPC) 칩 시장에서 TSMC의 첨단 패키징 기술(CoWoS)은 사실상의 표준으로 군림했다. 구글 역시 3세대부터 8세대 TPU에 이르기까지 오랜 기간 TSMC 기술만을 이용해 온 핵심 고객사다.

그러나 구글이 인텔의 EMIB-T로 눈을 돌리면서 독점 구조인 시장 판도에 변화의 조짐이 보인다. 이미 설계와 검증이 끝난 칩 패키징 경로를 타사 기술로 바꾸는 작업은 상당한 비용과 리스크를 수반한다. 구글의 이 같은 움직임은 단순한 일회성 공급난 대응을 넘어, 특정 파운드리에 대한 단일 의존 리스크를 근본적으로 회피하려는 전략 선택일 가능성도 제기된다.

기술 삼국지, CoWoS 대 EMIB-T 대 I-Cube

첨단 패키징은 칩과 메모리를 얼마나 효율적이고 비용 합리적으로 연결하느냐가 핵심 경쟁력이다. 글로벌 파운드리 3사의 기술 구조는 뚜렷한 차이를 보인다.

TSMC의 CoWoS는 대형 실리콘 인터포저라는 기판 위에 칩렛들을 배치하는 방식으로, 고대역폭메모리(HBM) 집적에 강력한 강점을 가졌으나 실리콘 인터포저 생산 용량의 고질적인 병목이 치명적인 약점이다.

반면 인텔의 EMIB-T는 실리콘 인터포저를 과감히 없애고, 칩과 칩이 만나는 경계 부분에만 미세한 실리콘 브릿지를 매립해 수평 연결하는 기술이다. 업계에서는 이 방식이 CoWoS 대비 비용 경쟁력이 우수하다는 평가를 내린다.

한편, 삼성전자 I-Cube/SAINT는 TSMC와 유사한 인터포저 방식(I-Cube)뿐 아니라, 실리콘 관통 비아를 활용한 3차원 적층 패키징(SAINT)까지 동시 지원한다. 자체 메모리(HBM) 설계부터 파운드리, 첨단 패키징까지 한 번에 처리하는 턴키(Turn-key) 솔루션이 최대 강점이다.

삼성전자·SK하이닉스에 불어닥칠 영향과 대응 과제

이번 판도 변화는 국내 반도체 생태계의 판도를 흔들 변수로 부상했다.

삼성전자는 TSMC의 독점에 피로감을 느낀 엔비디아, AMD 같은 대형 설계 고객사를 유치하는 과정에서 큰 반사이익을 기대할 수 있다. 삼성전자가 HBM까지 포함한 통합 공급 역량과 턴키 전략을 바탕으로 대안 세력으로 부상한다면 독점 구조의 강력한 대안으로 시장 지배력을 빠르게 넓히는 계기가 마련된다.

반면 SK하이닉스는 주요 고객사들의 패키징 경로 다변화에 맞춰 고대역폭메모리 공급망 전략을 고도화해야 하는 도전에 직면한다. 글로벌 빅테크 기업들이 TSMC의 CoWoS를 이탈해 인텔이나 삼성전자의 패키징을 선택할 경우, 자사 HBM 경쟁력 자체는 유지되더라도 기존에 구축한 단단한 패키징 락인(Lock-in) 효과가 약화할 가능성이 있기 때문이다. 이에 대응해 이종 패키징 생태계와의 기술 동맹을 선제적으로 강화해야 한다는 목소리가 나온다.

단기와 중장기 관점의 공급망 전망

단기적으로는 인텔 EMIB-T 기술의 실제 대량 양산 수율 안정화 여부가 시장 재편의 속도를 좌우할 열쇠다. 2026년 하반기 이후 구글 9세대 TPU의 실제 구동 데이터와 초기 불량률 제어 수준에 따라 다른 빅테크 기업들의 후속 전환 여부가 최종 결정된다.

중장기적으로는 미세화 한계를 극복하려는 면적 확장 경쟁이 본격화할 전망이다. TSMC는 현재 레티클 면적의 5.5배 수준인 패키지 크기를 2020년대 말까지 14배 이상으로 극대화하는 로드맵을 제시했다.

이는 반도체를 만들 때 노광 장비(Lithography)가 '한 번에 빛을 쏘아 도면을 찍어낼 수 있는 물리적인 최대 한계 면적'을 의미한다. 현재 업계 표준인 ASML 노광 장비의 1개 레티클(1배수) 최대 면적은 26mm × 33mm (약 858mm²)이다.

인텔 역시 EMIB-T 기반 패키지 면적을 크게 늘리며 맞서고 있어, 차세대 AI 가속기 시장의 패권은 패키징 면적과 수율을 동시에 제어하는 기업의 손에 쥐어질 것이다.

김주원 글로벌이코노믹 기자 park@g-enews.com