닫기

글로벌이코노믹

노라, 64단 3D D램 건식 식각 돌파… 中 메모리 수직화 가속

글로벌이코노믹

노라, 64단 3D D램 건식 식각 돌파… 中 메모리 수직화 가속

- 노라, IEEE 저널 통해 64단 적층 구조 95% 두께 균일도 유지 공정 공개
- 불소 라디칼과 플라즈마 퍼지로 실리콘-게르마늄 식각 선택비 500대 1 달성
- 한국 메모리 업계 기술 격차 방어 속 실제 양산 라인 수율 검증이 관건
중국 장비사 노라 테크놀로지 그룹이 EUV 제재를 우회해 3D D램을 생산하는 2단계 건식 식각 공정을 개발하며 선택비 500대 1을 달성했다고 발표했다. 이미지=제미나이3이미지 확대보기
중국 장비사 노라 테크놀로지 그룹이 EUV 제재를 우회해 3D D램을 생산하는 2단계 건식 식각 공정을 개발하며 선택비 500대 1을 달성했다고 발표했다. 이미지=제미나이3

중국 장비사 노라 테크놀로지 그룹이 EUV 제재를 우회해 3D D램을 생산하는 2단계 건식 식각 공정을 개발하며 선택비 5001을 달성했다고 발표했다.

Wccftech94(현지시각) 노라가 해당 공정을 IEEE 저널 논문으로 게재하며 DUV 장비로 수직 적층을 구현하는 방안을 제시했다고 보도했다. 미국의 노광 장비 제재에 맞선 중국의 적층 자립화 시도는 한국 메모리 반도체 기업들의 차세대 미세화 격차 방어선에도 직접 변수가 된다.

EUV 제재 우회한 수직 적층


서방의 수출 규제로 중국 반도체 제조사들은 네덜란드 ASML의 극자외선(EUV) 노광 장비를 공급받지 못하고 있다. 극자외선 장비는 웨이퍼 표면에 미세한 회로 선폭을 수평으로 그리는 필수 공정 장비다. 이 장비 반입이 막히자, 중국 반도체 설계와 제조 진영은 수평 미세화 대신 회로를 위로 쌓아 올리는 수직 적층 공정에 집중해 왔다.
올해 초 화웨이는 논리 회로를 수직으로 접어 쌓는 로직폴딩 구조 기반의 타우 스케일링 기술을 공개했다. 화웨이는 극자외선 장비 없이 수직 적층만으로 저항을 줄이고 연결성을 높여 2031년까지 표준 1.4나노미터급 성능과 트랜지스터 밀도를 구현한다는 계획을 제시했다.

노라의 이번 연구는 논리 칩에 이어 메모리 제조 분야에서도 수직 적층을 통한 제재 우회 경로가 작동하기 시작했음을 보여준다. 심자외선(DUV) 노광 장비의 수평 해상도 한계를 식각 장비 기술로 극복하려는 시도다.

선택비 5001 식각 공정


3D D램은 실리콘(Si)과 실리콘-게르마늄(SiGe)을 번갈아 쌓은 뒤 SiGe 층만 골라 파내 워드라인과 비트라인과 게이트를 형성한다. 이 과정에서 식각 화학물질이 인접 실리콘층을 파고들거나 반응 부산물이 하단에 가라앉는 미세 적재(micro-loading) 문제가 발생한다. 이는 수직 깊이에 따른 균일도를 무너뜨리는 핵심 난제로 꼽혀 왔다.

노라는 1단계에서 전기적으로 중성인 불소 라디칼을 투입해 SiGe 층만 선택적으로 깎아내고 실리콘 표면에는 얇은 게르마늄 불화물 보호막을 형성했다. 2단계에서는 플라즈마 기술로 가스를 불어넣어 깎여 나온 찌꺼기를 깨끗이 씻어냈다.

이를 통해 노라는 실리콘 대비 SiGe 식각 선택비를 5001 이상으로 끌어올렸다. 두 실리콘 층 사이의 200나노미터 두께 SiGe를 파내는 동안 실리콘 손실은 10옹스트롬(Å) 미만으로 억제됐다.

노라는 구조 균일도 95% 이상을 달성했다고 주장했다. 상단 층이 200나노미터일 때 최하단 층 두께가 190나노미터 이상을 유지한다는 수치다. 노라는 연구 논문에서 "64개 층 쌍 전반(across 64 layer pairs)"에서 균일한 식각을 실현했다고 밝혔다. Wccftech는 이번 공정이 창신메모리테크놀로지(CXMT)3D D램 상용화 경로를 열어줄 수 있다고 평가했다.

한국 업계 파급과 양산 한계


노라의 기술은 중국 최대 메모리 기업 CXMT3D D램 진입 시점을 앞당길 수 있는 기술 고리로 꼽힌다. 한국의 삼성전자와 SK하이닉스는 10나노미터 이하 미세화 한계를 돌파하기 위해 수직 채널 트랜지스터(VCT) 기반 3D D램을 차세대 핵심 제품으로 개발하고 있다. 중국이 심자외선 장비와 고선택비 식각 기술을 결합해 643D D램을 상용화하면 한국 기업들이 주도하는 차세대 메모리 공급망 진입 장벽도 낮아지게 된다.

그러나 이번 발표는 학술 저널에 실린 실험실 연구 성과라는 점에서 뚜렷한 한계를 안고 있다. 실제 양산 라인에서 300밀리미터 웨이퍼 전면에 걸쳐 균일한 수율을 유지할 수 있는지는 전혀 확인되지 않았다. 챔버 연속 가동 환경에서 파티클 오염을 통제하지 못하거나 식각 편차로 인한 수율 저하를 극복하지 못할 경우 중국의 3D D램 양산 전환은 장기 정체에 빠질 수 있다.

앞으로의 관건은 노라의 식각 장비가 실제 CXMT 파일럿 생산 라인에 도입돼 상용 수율을 확보하느냐에 모인다. 64단 적층 공정의 결함률 통제와 양산 설비 내구성 검증 결과가 확인되는 시점이 기술 상용화의 중대 분수령이 된다. 실험실 논문 단계를 넘어선 실제 수율 데이터 확인이 메모리 시장판도 가늠의 잣대다.


김주원 글로벌이코노믹 기자 park@g-enews.com