닫기

글로벌이코노믹

"EUV 장비 없이 3나노 뚫는다"… 中, DUV로 차세대 GAA 트랜지스터 구현

글로벌이코노믹

"EUV 장비 없이 3나노 뚫는다"… 中, DUV로 차세대 GAA 트랜지스터 구현

ASML 극자외선(EUV) 배제 속 심자외선(DUV) 기반 스택드 나노시트 GAA 초기 통합 완료
'국가 02 프로젝트' 주도한 예톈춘 "3nm 미만 첨단 제조 위한 독자 트랜지스터 공정 확보"
양산 단계 진입까진 수율 검증 과제… 화웨이 '타우 스케일링' 등 서방 제재 우회 총력전
2025년 11월 5일 상하이에서 열린 중국 국제 수입 박람회(CIIE) 부스에서 네덜란드 기업 ASML의 로고가 보인다. 사진=ASML이미지 확대보기
2025년 11월 5일 상하이에서 열린 중국 국제 수입 박람회(CIIE) 부스에서 네덜란드 기업 ASML의 로고가 보인다. 사진=ASML

미국의 고강도 대중 반도체 수출 규제로 네덜란드 ASML의 최첨단 극자외선(EUV) 노광장비 도입이 전면 차단된 상황에서, 중국 국립 연구진이 구형 심자외선(DUV) 장비를 활용해 3나노미터(nm) 이하 첨단 미세공정에 필수적인 '게이트올어라운드(GAA)' 트랜지스터 구조를 구현하는 데 성공했다.

이번 연구 성과는 서방의 첨단 장비 봉쇄망을 정면 돌파하기 위해 중국이 기존 성숙 공정 장비의 한계를 극한까지 밀어붙여 독자적인 아키텍처 대안을 모색하는 과정에서 도출된 최신 기술적 진전이다.

현행 대중 수출 통제 규정에 따라 ASML은 7나노 미만 첨단 칩 양산의 절대적 핵심인 EUV 장비를 중국에 일절 판매할 수 없으며, 최근에는 침지식 DUV 장비에 대한 추가 제재 압박까지 커지고 있다.

9월 20일(현지시각) 홍콩 영자 일간지 사우스차이나모닝포스트(SCMP)가 대만 테크 전문 매체 디지타임스(Digitimes)를 인용해 보도한 바에 따르면, 중국 국책 연구기관인 중국과학원(CAS) 산하 마이크로전자연구소(IMECAS) 연구팀은 DUV 노광 도구를 사용해 '적층형 나노시트 채널 GAA CMOS 트랜지스터(Stacked Nanosheet Channel GAA CMOS)'의 초기 물리적 통합 공정을 완료했다고 공식 발표했다.

"3나노 미만 제조를 위한 새로운 공정 경로"… 삼성·TSMC 로드맵 맹추격


이번 프로젝트를 이끈 예톈춘(Ye Tianchun) 전 IMECAS 소장은 최근 학술 연설을 통해 이번 연구 성과를 "극자외선 장비 없이도 중국이 3nm 이하 첨단 반도체 제조를 구현할 수 있도록 길을 열어준 새로운 초기 단계 MOS 트랜지스터 공정 경로"라고 규정했다.

예톈춘은 중국 정부의 반도체 장비 및 제조 기술 자립을 위한 초대형 국가 연구개발 이니셔티브인 '02 프로젝트'의 수석 엔지니어를 역임한 중국 반도체 학계의 최고 권위자다.

GAA 아키텍처는 전류가 흐르는 채널의 4개 면을 게이트가 완전히 둘러싸는 3차원 구조로, 기존의 핀펫(FinFET) 설계가 가진 물리적 누설 전류 한계를 극복하는 차세대 트랜지스터 표준이다.

글로벌 파운드리 선두인 삼성전자가 3나노 공정부터 세계 최초로 GAA를 전면 도입해 양산 중이며, 대만 TSMC 역시 2025년 말 2나노 노드 전환을 기점으로 GAA 구조를 공식 채택했다.
중국 연구진의 이번 발표는 최첨단 EUV 장비가 완전히 결여된 환경 속에서도 글로벌 반도체 거인들의 차세대 아키텍처 진화 궤적을 턱밑까지 바짝 추적하고 있음을 보여주는 실체적 지표로 평가된다.

상용 양산까진 수율 검증 '첩첩산중'… 193nm 고체 레이저 등 우회 기술 축적


다만 전문가들은 이번 성과가 실험실 수준의 개념 증명 단계에 도달했을 뿐, 수억 개의 트랜지스터를 균일하게 찍어내야 하는 상업적 대량 양산과는 여전히 상당한 기술적 격차가 존재한다고 선을 긋고 있다.

예톈춘 전 소장 역시 이번 개발이 아직 공정 통합 초기 단계에 머물러 있음을 인정했다.

DUV 장비로 3나노급 GAA를 구현하려면 멀티 패터닝(회로를 여러 번 나누어 겹쳐 그리는 방식)을 극단적으로 반복해야 하므로, 공정 복잡도가 기하급수적으로 늘어나 생산 단가가 폭등하고 수율이 급락하는 경제성 장벽을 넘어야 한다.

실제 팹 라인에서의 향후 웨이퍼 양산 테스트 결과가 기술의 상용화 성패를 가를 핵심 잣대가 될 전망이다.

그럼에도 중국의 독자 반도체 생태계 구축은 전방위로 가속화되고 있다.

중국과학원은 수년간 EUV 장비 배제에 대응해 독자적인 광원 기술 개발에 매달려 왔으며, 2025년에는 첨단 액침 노광에 사용되는 파장과 동일한 193나노미터(nm) 간섭광을 방출하는 전고체 심자외선(DUV) 레이저 발생 기술을 독자 개발한 바 있다.

여기에 민간 테크 공룡 화웨이(Huawei)의 파격적인 아키텍처 혁신도 힘을 보태고 있다.

화웨이는 지난 5월 물리적 공정 축소의 한계를 시간 도메인 연산 효율로 우회하는 '타우 스케일링(Tau Scaling) 법칙'을 발표했으며, 이 새로운 설계 철학을 바탕으로 첨단 노광장비 없이도 오는 2031년까지 1.4나노 공정에 필적하는 트랜지스터 집적 밀도를 달성하겠다는 야심 찬 로드맵을 가동 중이다.

중국과학원의 DUV 기반 3나노 GAA 트랜지스터 개발은, 서방의 촘촘한 첨단 반도체 장비 통제망이 중국의 기술 진화를 완전히 봉쇄하기보다는 오히려 성숙 장비의 극한 개조와 독자적 우회 공정 설계를 촉진하는 역설적 결과를 낳고 있음을 보여준다.

아울러 실험실 단계를 넘어선 실질적인 양산 수율 확보 여부에 따라, 미·중 반도체 기술 패권 전쟁의 향방을 가를 중대한 기술적 분기점이 될 전망이다.


신경원 글로벌이코노믹 기자 shincm@g-enews.com