TSMC 독점 균열… 지금 반도체 들고 있다면 '이 지표' 보라

글로벌 반도체 지형의 권력 축이 미세 공정에서 '첨단 패키징'으로 빠르게 움직인다.

인공지능(AI)과 고성능컴퓨터(HPC) 수요 폭발로 칩의 크기가 커지면서 기존 플라스틱 계열 유기물 기판은 물리적 한계에 직면했다. 반도체 패키징 병목 현상이 심화하자, 글로벌 빅테크 기업들은 대만 TSMC 일변도에서 벗어나 '선택적 공급망 다변화'를 시도한다.

이 과정에서 유리기판을 중심으로 한 후공정 재편은 국내 반도체 소재·부품·장비(소부장) 기업들의 주가와 생태계를 뒤흔들 핵심 변수로 부상했다.

반도체 제조 기술이 레티클 한계(Reticle Limit·노광 장비가 한 번에 새길 수 있는 회로의 최대 크기)에 근접하고 고대역폭메모리(HBM) 적층 수가 급증하면서, 기판과 패키징이 파운드리의 경쟁력을 좌우하는 시대가 왔다.

과거에는 미세공정 수율이 핵심이었다면, 이제는 대형 칩과 인터포저를 감당할 후공정 능력이 파운드리의 패권을 결정한다.

현재의 지각변동은 TSMC의 독점 구도가 단번에 붕괴하는 과정이 아니다. 단기적으로는 TSMC의 첨단 패키징(CoWoS) 용량 부족이 유발한 '병목 기반의 선택적 분산'에 가깝다.

대만 시장조사업체 카운터포인트리서치는 2026년 6월 보고서를 통해 차세대 패널레벨패키징(FOPLP)과 유리기판 시장이 오는 2030년 80억 달러(약 12조 3480억 원) 규모로 성장한다고 전망했다. 2024년 6억 5000만 달러(약 1조 원)에서 12배 이상 폭발하는 장기 레이스다.

기존 플립칩 볼그리드어레이(FC-BGA) 등 유기물 기판은 거대한 AI 칩을 얹을 때 열과 압력으로 휘어지는 단점이 있었다. 반면 유리기판은 표면이 매끄러워 미세 회로 형성에 유리하고 열팽창 계수가 낮아 대형 칩 패키징의 유일한 대안으로 꼽힌다.
인텔은 미국 뉴멕시코주 리오란초 공장을 허브로 삼았고, 삼성전기도 시제품 라인 가동을 앞당겼다. 대만 ASE와 TSMC 역시 이 경쟁에 뛰어들었다.

TSMC는 표준 유기물 기판을 선행 도입한 뒤 유리기판으로 전환하는 '칩온패널온서브스트레이트(CoPoS)' 솔루션을 엔비디아 차세대 제품에 맞추어 준비 중이다. 유리기판 채택 시 패키징 비용을 30% 절감하고 웨이퍼 활용률을 90% 이상으로 확보할 수 있는 상업적 이점 선점 목적이다.

일본 야노경제연구소 자료에 따르면 사각형 패널을 쓰는 FOPLP는 기존 300mm 원형 웨이퍼 대비 면적 효율이 81% 높고 비용은 20% 가량 아낄 수 있다.


고객사들의 다변화 움직임은 파운드리 시장의 중장기 재편을 예고한다. 로이터통신은 24일(현지시각) 애플이 TSMC의 패키징 병목으로 발생한 아이폰 공급 차질을 해소하기 위해 인텔과 첨단 반도체 위탁생산 계약을 논의 중이라고 보도했다.

애플은 인텔이 이달 가동을 시작한 18A-P(1.8나노급 개선형) 공정이나 2028년 상용화 예정인 14A(1.4나노급) 공정 도입을 검토 중이다.

칩 연구기관 퓨처호라이즌스의 말콤 펜 CEO는 "고성능 시스템온칩(SoC)의 설계와 양산 안정화에는 최소 2~3년이 걸린다"고 분석했다. 이에 따라 애플은 맥북 에어나 일부 패드용 칩 등 상대적으로 리스크가 낮은 제품군부터 인텔 파운드리에 순차 진입시킬 것으로 보인다.

모바일 칩 강자 퀄컴 역시 중국 바이트댄스와 데이터센터용 맞춤형 주문형반도체(ASIC) 설계 및 생산 협상을 진행하며 공급망 다변화 기류에 동참했다. 엔비디아 독점에 피로감을 느낀 빅테크 기업들이 자체 ASIC 칩으로 선회하는 흐름을 포착한 것이다.


공급망 재편의 방향성은 뚜렷하지만, 모든 소부장 기업이 수혜를 입는 것은 아니다. 명확한 승자와 패자의 구도를 갈라내야 한다.

수혜 가능 진영은 유리기판 핵심 공정인 유리관통비아(TGV) 장비, 미세 구멍을 뚫는 레이저 드릴링 장비, 기판 뒤틀림을 잡아내는 세정 및 검사 장비 업체다. 원판 면적이 넓어지는 패널레벨(PLP) 공정 구조에 선제 대응한 장비사들이 독점적 지위를 누릴 가능성이 높다.

리스크 노출 진영은 기존 플라스틱 기반 PC·서버용 FC-BGA 기판 의존도가 지나치게 높은 기업들이다. 아울러 특정 고객사인 TSMC의 기존 후공정 생태계에만 매출 구조가 갇혀 있어 다변화 흐름을 타지 못하는 장비사들은 중장기적 정체를 겪을 수 있다.


유리기판과 패키징 재편 이슈는 장기 투자 관점에서 접근해야 한다. 기술이 장부의 실적으로 연결되는 구체적 시간축은 다음과 같다.

1단계 (2026~2027년)는 글로벌 파운드리 및 기판사들의 시제품 출시와 초기 양산 테스트 단계다. 소부장 기업들의 장비 반입 퀄(Qualification) 테스트 결과가 주가 변동성을 키우는 시기다.

2단계 (2027~2028년)는 인텔과 삼성전기 등을 필두로 고성능 HPC 칩에 유리기판이 일부 실제 채택되는 상용화 초기 단계다. 선도 장비사들의 매출이 본격적으로 가시화된다.

3단계 (2028~2030년)는 표준 규격화가 완료되고 대량 양산 체제가 안착하는 본격 확산기다. 카운터포인트리서치가 예견한 80억 달러 규모의 거대 시장이 열리며 주도 기업들의 실적 성장이 정점에 달한다.


유리기판 테마와 탈TSMC 동맹 뉴스를 소비할 때 투자자가 확인해야 할 행동 지표는 명확하다. 단순 개발 협력 양해각서(MOU)나 기대감 섞인 언론 보도는 철저히 배제해야 한다.

투자자가 주목해야 할 측정 가능한 지표는 첫째, TSMC CoPoS 및 CoWoS의 월 생산능력(Wafer Starts per Month) 추이와 엔비디아 패키징 리드타임의 변화다. 리드타임이 단축되거나 동결되는 추이는 공급망 다변화의 긴급성을 알려주는 척도다.

둘째, 인텔 18A 공정의 결함 밀도(Defect Density)와 IR 기준 수율(% 데이터)의 공식 발표다. 이는 애플 등 거대 고객사의 실물 물량 이관 시점을 결정짓는 핵심 지표다.

마지막으로 국내 소부장 기업을 볼 때는 단순 '개발 협력'인지, 아니면 고객사 실명(Apple, NVIDIA 등)과 최소 구매 물량 보장(Commitment)이 명시된 '실물 양산 공급 계약(PO)'인지를 구별해내야 한다.

기술 기대감에 가려진 장부의 실질 지표를 정밀하게 추적하는 자만이 공급망 재편의 진짜 과실을 가져갈 수 있다.


김주원 글로벌이코노믹 기자 park@g-enews.com