대만TSMC, 2나노 칩 출시 시기 2026년으로 앞당긴다

TSMC는 3nm 공정 노드를 사용하여 생산된 차세대 칩셋을 내년에 스마트폰에 널리 보급할 예정이다. 당초 올해 하반기보다는 좀 늦어진 일정이다.

하지만 2나노 칩 출시 시기는 좀 빨라질 것으로 보인다. 수십억 개의 트랜지스터가 있는 복잡한 칩을 제조하는 사업을 시작하려면 적어도 몇 년 전에 제조 및 기타 시설을 구축하기 시작해야 한다.
세계 최대의 독립 파운드리인 TSMC는 최근 2026년에 고객에게 출하되는 2나노 구축 계획을 최근 밝혔다.

일반적으로 프로세스 노드가 작을수록 칩에 들어가는 트랜지스터의 수가 더 많다. 그리고 칩의 트랜지스터 수가 증가함에 따라 칩은 더욱 강력해지고 에너지는 효율적이다.

TSMC 최고경영자(CEO)는 N2로 알려진 2나노 공정 노드에 대한 계획에 대해 부품과 함께 사용할 트랜지스터가 GAA(gate-all-round)임을 확인했다. 회사는 각 칩 내부에 수십억 개의 트랜지스터를 맞추기 위해 필요한 회로 패턴으로 잠금장치를 표시하기 위해 ASML의 노광장비를 활용할 계획이다.

TSMC는 새로운 트랜지스터 구조를 포함하여 N2 개발이 순조롭게 진행되고 있다고 말한다. N2는 2024년 말에 생산 공정에 들어가서 2025년 하반기 혹은 2025년 말에 생산될 예정이다.

애플을 포함한 TSMC 고객은 2026년에 2나노 칩을 공급받을 수 있다.

TSMC는 2나노 모드에 GAA 트랜지스터를 사용한다. TSMC는 3nm 생산에 FinFET를 계속 사용하고 삼성은 3nm 칩에 GAA를 사용하고 있다.
따라서 삼성전자는 TSMC가 2나노에 GAA를 사용하기 이전부터 3나노 단계에서 GAA를 채용해 생산하려고 한다.

TSMC는 GAA가 사용 가능한 최고의 기술이 될 것이라고 말한다. 2나노는 고객에게 성숙도, 성능 및 비용을 제공하는 최고의 기술이 될 수 있다.

삼성과 인텔에 비해 TSMC는 3나노와 2나노 생산에서 더 빠른 속도로 작동중이다. 삼성은 이미 내년에 고객에게 배송되는 칩의 3나노 공정 노드에 GAA(Gate-all-all-around) 트랜지스터 아키텍처를 사용할 계획이다.

인텔은 새로운 ASML 최첨단 노광공정 엔진과 함께 리본 FET라고 하는 일종의 GAA 트랜지스터를 사용할 계획이다.

TSMC는 FinFET이 트랜지스터 아키텍처를 변경하기까지 몇 년이 남았다고 생각한다. TSMC는 2년마다 새로운 프로세스 노드로 업데이트해 왔는데 지금은 3년마다 갱신하려고 한다. 그만큼 미세공정이 더 어려워지고 있는 것이다.


박정한 글로벌이코노믹 기자 park@g-enews.com