"장비 못 잡으면 끝장" SK하이닉스 정면 승부…4억 달러 'High-NA' 가른 반도체 패권

네덜란드 반도체 장비 기업 ASML이 차세대 노광 장비인 'High-NA EUV(극자외선)' 시스템을 활용한 첫 번째 반도체 제품을 수개월 내 양산한다. 크리스토프 푸케 ASML 최고경영자(CEO)는 19일(현지시각) 벨기에 안트베르펜에서 열린 IMEC 콘퍼런스에서 이 같은 일정을 공식 선언했다고 로이터가 보도했다. 이번 발표는 대당 4억 달러(약 6000억 원)에 달하는 장비 가격의 경제성 논란 속에서 나왔다. 초기 도입을 서두른 한국 반도체 업계의 선제 투자가 향후 미세공정의 원가 경쟁력을 가르는 전환점이 될 전망이다.


반도체 초미세 공정의 핵심인 High-NA EUV 장비는 빛을 모으는 렌즈의 수치구경(NA)을 0.33에서 0.55로 키워 회로 미세화 한계를 극복하는 기술이다. 기존 장비보다 회로 선폭을 66.0% 줄여 단일 노광만으로 초미세 회로를 그린다.

현재 글로벌 반도체 업계는 이 장비의 도입 시점을 두고 극명한 전략적 분기점을 맞이했다. SK하이닉스는 고대역폭메모리(HBM) 시장의 기술 주도권을 유지하기 위해 조기 도입 전략을 구체화했다. 반면 글로벌 파운드리 1위인 대만 TSMC는 고비용을 이유로 기존 EUV 장비를 여러 번 겹쳐 쓰는 멀티 패터닝 방식을 고수하며 당분간 장비 도입을 미루겠다는 입장이다.

ASML은 High-NA 장비가 초기 비용 부담은 크지만, 장기적으로 공정 단가를 낮출 것이라고 확신한다. 푸케 CEO는 인공지능(AI) 반도체 수요 폭증으로 향후 수년간 글로벌 칩 매출이 해마다 20.0%씩 성장한다고 진단했다. 공급 부족의 핵심 원인으로는 ASML의 장비 제조 능력이 아닌, 주문을 소화해야 하는 파운드리와 메모리 제조사의 생산 용량 한계를 지목했다.

국내 증권가와 반도체 업계 관계자들에 따르면 High-NA EUV 도입 시 멀티 패터닝 대비 공정 단계가 30.0% 이상 감소해 대량 양산 시 웨이퍼당 생산 비용을 낮출 수 있다. SK하이닉스는 이 점에 주목해 HBM의 적층 안정성과 초정밀 인터커넥트 수율을 극대화해 결함률을 줄인다는 복안이다. 반면 TSMC는 펠리클 교체 비용과 가동률 저하를 감수하더라도 애플·엔비디아 등 핵심 고객사의 납기 안정성을 위해 초기 수율 리스크를 회피하는 실리 전략을 편다.


파운드리 재진입을 선언한 미국 인텔은 ASML의 1호 장비를 포함한 초기 인도분 6대를 사실상 독점 보유하며 1.4나노(14A) 공정 주도권 확보에 사활을 걸었다. 미 오리건주 연구소에 장비 배치를 완료한 인텔은 이번 파운드리 사업이 실패할 경우 구조적 생존 자체가 불가능하다는 위기감 속에 선제적 인프라 구축으로 경쟁사를 압도한다는 구상이다.

반면 삼성전자는 장비 구매 계약을 체결하고도 도입 시점을 오는 2027년 전후로 조율하는 실리형 속도조절론을 택했다. 고가 장비 도입에 따른 초기 영업이익률 훼손 부담을 줄이는 동시에, 현재 보유한 3나노 게이트올어라운드(GAA) 공정 안정화에 집중한다. 삼성은 1.4나노 양산 시점에 맞춰 장비를 본격 가동해 투자 효율성을 극대화한다는 전략이다.

이번 장비 도입 경쟁의 성패는 향후 3년간의 수율 데이터와 원가 구조 변화에 따라 갈릴 전망이다.

2026년는 초기 수율 검증기로 볼 수 있다. 인텔과 SK하이닉스의 High-NA 장비 기반 초기 제품이 시장에 출하되며 불량률 감소 속도와 실제 수율 안정성 데이터가 처음으로 증명되는 시기다.

2027년은 본격 양산 및 감가상각 시험대가 된다. 대당 6000억 원 이상인 장비의 투자 비용이 분기별 실적에 본격 반영된다. 선제 투자사들의 영업이익률 방어 여부와 삼성전자의 장비 반입이 맞물리는 시점이다.

2028년은 원가 우위 확정 및 시장 재편기로 봐야 한다. 기존 0.33 NA 장비로 멀티 패터닝을 고수하던 TSMC 방식이 미세화 한계에 직면하며, High-NA를 안착시킨 기업과의 원가 구조 격차가 완전히 벌어지는 분수령이다.


국내 반도체 제조사와 부품 공급사 투자자는 앞으로 시장 향방을 가를 다음 지표를 점검해야 한다.

첫째, ASML의 High-NA 초기 양산 수율이다. 수개월 내 최초로 양산될 메모리와 로직 칩의 미세공정 불량률 감소 속도를 확인해야 한다.

둘째, SK하이닉스의 감가상각비 반영 추이다. 대당 6000억 원이 넘는 천문학적인 장비 투자 비용이 분기별 실적과 영업이익률에 미치는 영향을 점검해야 한다.

셋째, TSMC의 멀티 패터닝 한계 시점이다. 장비를 미도입한 TSMC가 기존 회로 복수 노광 방식을 고수할 때 발생하는 수율 저하 한계선을 추적해야 한다.

차세대 반도체 공정 경쟁은 단순한 기술력 싸움을 넘어 천문학적인 장비 투자수익률(ROI)을 증명하는 구조적 생존 게임으로 진화했다. 초기 비용을 감수한 플레이어와 수율 안정성을 택한 플레이어 간의 이 거대한 도박의 결과는 결국 향후 3년의 장부에서 증명될 것이며, 한국 기업들의 선택은 다가올 공급망 재편 국면에서 가치 재평가를 이끌어낼 결정적 열쇠가 될 것이다.


김주원 글로벌이코노믹 기자 park@g-enews.com