'꿈의 기술'로 부진 씻을 추진력 확보… VLSI 심포지엄 2026 최우수논문상 수상
달마다 30만 장 메가 팹 2개 동시 구축… AI 서버 수요 대응 위한 구조 전환 속도전
달마다 30만 장 메가 팹 2개 동시 구축… AI 서버 수요 대응 위한 구조 전환 속도전
이미지 확대보기독일 IT 전문지 컴퓨터베이스와 미국 테크타임스는 각각 삼성전자가 경기 평택 캠퍼스 P5 팹2 착공 준비에 돌입했으며 차세대 반도체 학회에서 최우수논문상을 받았다고 보도했다.
삼성전자는 D램 생산능력을 현재보다 두 배 가까이 늘리는 대규모 증설을 추진한다. 동시에 3차원(3D) 적층 트랜지스터 기술로 세계 최정상급 연구 성과를 입증했다. 이번 행보는 파운드리 사업의 일시적 부진을 기술력과 과감한 투자로 정면 돌파하겠다는 의지로 풀이된다. AI 서버용 고성능 메모리(HBM) 수요 확대와 미세공정 한계가 맞물리면서, 생산능력 확대와 3D 구조 전환이 동시에 요구되는 국면이다.
달마다 30만 장 메가 팹 건설… D램 공급 능력 두 배 확대 추진
삼성전자는 평택 반도체 생산기지에 대형 공장 두 개를 동시에 구축하는 초강수를 둔다. 컴퓨터베이스가 22일(현지시각) 보도한 내용에 따르면 삼성전자는 P5 팹1에 이어 팹2의 기초 공사를 위한 장비를 현장에 투입했다. 두 공장의 건물 크기는 각각 길이 661m, 폭 194m에 달하는 거대한 규모다. 삼성전자는 공간 효율을 극대화하기 위해 클린룸을 수직으로 배치하는 3층 구조 디자인을 적용할 계획이다.
세계 최소 42나노 간격… 차세대 3D 적층 기술 경쟁에서 우위 신호
물리적 증설과 함께 차세대 반도체 구조를 선점하기 위한 기술 혁신도 가시화했다. 테크타임스는 지난 21일 삼성전자 반도체연구소 로직담당 전략팀이 하와이에서 열린 국제학회 'VLSI 심포지엄 2026'에서 최우수논문상을 받았다고 전했다. 이번 논문은 1000편이 넘는 제출작 가운데 10점 만점에 8.29점이라는 높은 점수를 받았다.
삼성전자가 선보인 기술은 트랜지스터 두 개를 수직으로 쌓아 올리는 '3D 적층 FET' 구조다. 기존 게이트올어라운드(GAA) 기반 구조를 한 단계 더 발전시켜 위아래로 소자를 적층해 소자가 차지하는 면적을 절반으로 줄였다. 시뮬레이션 등 이론적 실험 결과 기준, 동일 면적에서 전력 효율이 최대 두 배까지 향상된다는 설명이다.
특히 삼성전자는 트랜지스터 간 수평 간격인 게이트 피치를 42나노미터(nm)까지 줄이는 데 성공했다. 이는 동일 학회 발표 기준 주요 경쟁사의 수치보다 미세한 수준이다.
파운드리 부진 씻어낼 추진력… 실적 호전 분수령 될까
파운드리 사업부는 오는 2028년 연간 흑자 전환을 목표로 사업 구조를 재편하고 있다. 미세 공정 경쟁이 한계에 다다르는 시점에서 3D 적층 기술은 TSMC와 인텔을 추격할 강력한 무기가 될 수 있다. 메모리 분야에서 V-NAND와 고대역폭메모리(HBM)를 적층하며 쌓은 노하우를 로직 반도체 공정에 성공적으로 이식했다는 점도 긍정적이다.
다만 연구실 수준의 성과를 실제 거대한 공장에서 높은 수율로 대량 생산하기까지는 철저한 검증과 기술적 보완이 필요하다.
반도체 시장의 장기 경쟁력을 판단하기 위해 투자자들은 몇 가지 핵심 지표를 주시해야 한다. 향후 실적 호전 여부는 아래 세 가지 핵심 요인에 따라 갈릴 것으로 보인다.
첫째, 평택 P5 공장의 장비 반입 시점이다. 양산 설비 투자가 계획대로 집행되는지 파악하는 선행 지표다.
둘째, 3D 적층 트랜지스터의 시제품 수율이다. 실험실의 기술이 상용화 단계로 진입할 수 있는지 검증하는 기준이다.
셋째, 오는 2028년 기점의 파운드리 수주 잔고다. 대형 고객사 확보를 통한 실질적인 흑자 전환 가능성을 증명한다.
물리적 생산능력의 과감한 확대와 독보적인 기술 혁신이 유기적으로 결합할 때 진정한 전환점을 맞이할 수 있다.
김주원 글로벌이코노믹 기자 park@g-enews.com

































