케이던스-삼성, 2나노 동맹 강화…AI·차량용 첨단 반도체 설계 앞당긴다

전자 설계 자동화(EDA)와 반도체 설계자산(IP) 선두 기업 케이던스가 삼성전자 파운드리 사업부와 협력을 한층 강화한다.

케이던스는 지난 16일(현지시각) 삼성 파운드리와 다년간의 새로운 IP 계약을 맺고, 인공지능(AI) 기반 설계 공정을 함께 개발하는 등 협력 관계를 넓힌다고 발표했다. 이번 협력은 삼성의 최첨단 공정인 2나노(SF2P)를 비롯해 SF4X, SF5A 노드 전반을 아우른다. 이를 통해 AI 데이터센터, 자동차, 차세대 통신 시장을 겨냥한 고성능·저전력 반도체 설계를 앞당긴다는 목표다.


이번 다년 계약의 핵심은 케이던스가 삼성의 첨단 공정에 최적화한 폭넓은 IP 포트폴리오를 제공하는 것이다. AI, 고성능 컴퓨팅(HPC), 자동차용 애플리케이션에 쓰일 첨단 메모리, 인터페이스 IP 솔루션을 공급한다. SF4X 공정용으로는 LPDDR6/5x-14.4G, GDDR7-36G, DDR5-9600, PCIe 6.0/5.0/CXL 3.2, UCIe-SP 32G 같은 최신 IP를 대거 포함했다. 자동차 반도체 시장을 위해서는 SF5A 공정 기반의 LPDDR5X-8533 PHY IP 솔루션을 마련했고, 최선단 공정인 SF2P에는 32G PCIe 5.0 PHY를 더해 AI와 HPC 고객사의 요구에 부응한다.

기술 협력도 한층 강화한다. 케이던스의 디지털 풀 플로우(Genus 합성, Innovus 구현, Quantus 추출, Tempus 타이밍 사인오프 등)는 폭넓은 설계-기술 공동 최적화(DTCO)를 거쳐 삼성의 최신 SF2P 공정 인증을 받았다. 여기에는 삼성의 하이퍼 셀 방법론과 로컬 레이아웃 효과(LLE) 2.0 기술 지원이 들어간다. 케이던스 페가수스 검증 시스템 역시 SF2P 공정 인증을 마쳐, 고객사가 칩 설계 최종 단계에서 목표한 시간과 정확도를 달성하고 시장 출시 기간을 줄이도록 돕는다.

특히 이번 협력이 3D-IC와 첨단 패키징 분야로 넓어진 점이 눈에 띈다. 두 회사는 GPU 가속을 써서 3D-IC의 전력 무결성, 열과 휨 현상 분석 능력을 높이고, 4나노 아날로그 IP를 2나노로 자동 이식하는 데 성공해 IP 재사용성과 개발 효율을 끌어올렸다. 케이던스의 '볼투스 인사이트AI' 도구를 삼성 SF2 노드 기반 고속 CPU 칩에 적용한 결과, 성능 저하를 최소화하면서 전압 강하 문제를 80~90% 해결하는 성과를 냈다.

이 밖에도 케이던스의 Integrity 3D-IC 플랫폼을 중심으로 Allegro X, Celsius Studio, Clarity 3D Solver 등 첨단 도구를 써서 삼성 14나노 핀펫 공정 기반의 밀리미터파(mmWave)용 RF 프런트엔드 모듈(FEM)과 안테나 인 패키지(AiP) 공동 설계 공정을 세워 6G 등 차세대 통신 칩 설계 토대를 다졌다.

케이던스의 보이드 펠프스 실리콘 솔루션 그룹 수석 부사장은 "이번 다년 IP 계약은 두 회사의 꾸준한 협력 관계를 더욱 강화한다"며 "케이던스의 AI 기반 설계 솔루션과 삼성의 첨단 공정을 합쳐, 공동 고객이 혁신하고 제품을 시장에 더 빨리 내놓는 데 필요한 첨단 기술을 제공하고 있다"고 말했다.

삼성전자의 김형옥 파운드리 사업부 디자인 테크놀로지 팀 부사장은 "RTL부터 GDS까지 아우르는 케이던스의 디지털 도구 모음은 이제 삼성의 최신 SF2P 공정 노드 인증을 받았다"며 "케이던스와 삼성은 GPU 가속을 활용한 3D-IC의 아날로그 이식, 전력 무결성 향상, 열과 휨 현상 분석 개선을 위해 긴밀히 협력하고 있으며, 이번 다년 계약은 두 회사 협력 관계를 더욱 굳건하게 할 것"이라고 밝혔다.


박정한 글로벌이코노믹 기자 park@g-enews.com