중국 반도체기업 DFSX, '구형 공정 수직 적층'으로 엔비디아 AI 칩에 맞불

중국 동방산신(DFSX)이 마이크로범프를 없앤 수직 3.5D 패키징 기술을 적용해 2026년 4분기 엔비디아 GB200 NVL72 대비 대역폭이 1.67배 수준인 DF2000 슈퍼노드를 출시한다.

Wccftech는 8월 3일(현지시각) 중국이 미세화 한계를 메모리 대역폭으로 극복하려 시도 중이라 전했고, 이는 HBM4 주도권을 쥔 한국 반도체 생태계에도 차세대 패키징 대응이라는 과제를 제시한다.


동방산신의 14나노미터(nm) 공정 기반 AI 칩 DF1000은 연산 레이어 위에 메모리를 직접 수직 적층하는 3차원 근접 연산 구조를 적용했다.
두 레이어의 구리 통로를 직접 융합하는 3차원 웨이퍼 수준 하이브리드 본딩을 통해 마이크로범프와 전선을 제거했다. 수천만 개의 수직 데이터 통로가 확보되면서 데이터 이동 지연에 따른 병목 현상이 크게 줄었다.


DF2000 칩은 다수의 메모리-연산 타워를 나란히 배치하고 커스텀 3차원 디램(3D DRAM)을 결합한 3.5D 인피니티 칩렛 구조를 사용한다.

단일 DF2000 칩은 초당 15테라바이트(TB/s)의 대역폭을 보인다. 64개 칩을 묶은 TY64 슈퍼노드 시스템의 전체 메모리 대역폭은 초당 960테라바이트(TB/s)에 달한다.

이는 엔비디아 GB200 NVL72 시스템의 전체 대역폭인 초당 576테라바이트(TB/s)를 웃도는 수치다. AI 워크로드의 핵심 병목을 연산력보다 메모리 수율과 속도로 판단한 결과다.

공정 미세화 격차에서 오는 원천 연산 성능의 한계는 명확하다. 엔비디아 GB200 NVL72 시스템은 4나노미터 공정으로 360페타플롭스(PFLOPS)의 BF16 연산 성능을 제공한다.

14나노미터 공정 기반인 동방산신의 TY64 슈퍼노드는 BF16 연산 성능이 64페타플롭스에 그쳐 엔비디아의 18% 수준에 머문다. 동방산신은 메모리 처리 속도 우위로 연산력 열세를 보완한다는 구상이다.

차기 모델 DF3000은 단일 칩 기준 초당 20테라바이트의 대역폭을 목표로 개발 중이다. 동일 슈퍼노드 구성 시 총대역폭은 초당 1,280테라바이트로 늘어나 엔비디아 차세대 베라 루빈 NVL72 대역폭(초당 1,580테라바이트)의 81% 수준을 기록할 전망이다.


중국 반도체 업계의 이 같은 시도는 미국의 첨단 노광장비 및 HBM 수출 규제에 대응하는 이종집적 자립 전략의 일환이다. 레거시 공정을 활용하더라도 3.5D 패키징과 3D DRAM 결합을 통해 특정 AI 워크로드에서 효율성을 극대화할 수 있음을 보여준다.

업계에서는 성숙 공정 기반의 패키징 우회 전략이 수율과 양산성 검증을 통과할 수 있을지가 향후 상용화의 핵심 변수가 될 것으로 본다. 차세대 메모리 주도권을 둘러싼 기술 다변화 흐름 속에서 초격차 유지를 위한 국내 메모리·패키징 공정의 고도화 경쟁도 한층 치열해질 것이라는 관측이 나온다.


김주원 글로벌이코노믹 기자 park@g-enews.com