;)
;)
이미지 확대보기
13일(현지시간) 톰스하드웨어는 TSMC가 미국 샌프란시스코에서 열린 IEEE 국제 전자 장치 회의(IEDM)의 세션 강연에서 처음으로 자사의 1.4나노 공정 기술을 언급했으며, 2나노 공정 개발도 여전히 진행 중이라 언급했다고 보도했다.
또 TSMC는 이 자리에서 오는 2025년에 2나노급 제조 공정을 사용한 제품 양산이 궤도에 오를 것이라고 다시 한번 강조했다.
반도체 기술 전문 분석매체 세미애널리틱스가 공개한 슬라이드 자료에 따르면, TSMC의 1.4나노 공정의 공식적인 명칭은 ‘A14’다. 이는 2나노급 이상 차세대 공정에 옹스트롬(Å, 0.1㎚) 단위를 사용해 이름을 붙인 인텔과 같은 표기법이다.
TSMC는 자사의 1.4나노급 A14 공정의 현재 진척 사항이나 대량 양산 시기에 대한 구체적인 내용은 공개하지 않았다.
톰스하드웨어는 TSMC의 2나노 기반 ‘N2’ 공정의 양산 시기가 오는 2025년 후반, ‘N2P’의 양산 시기가 2026년 후반으로 예정된 만큼, A14 공정의 실제 양산 시기는 2027~2028년쯤이 될 것이라고 전망했다.
또 A14 공정에는 자사의 3나노급 이하 반도체 제조에 사용했던 상보형 전계 효과 트랜지스터(CFET) 방식의 회로 설계 대신, 2나노급 공정에 도입할 예정인 2~3세대 GAAFET(Gate-All-Around FET) 회로 설계 디자인을 채택할 것이라고 덧붙였다.
한편, TSMC가 예정대로 A14 공정 기술을 도입하기 위해서는 차세대 초정밀 노광장비인 ‘하이 NA EUV(High-NA EUV)’ 노광장비를 언제쯤 채택할 것인지 여부가 관건이 될 전망이다.
TSMC는 물론, 인텔, 삼성전자, SK하이닉스, 마이크론 등 첨단 반도체 선도주자들은 2나노급 이상 초미세 공정 반도체 제조를 위해 네덜란드 ASML가 독점 공급하는 하이 NA EUV 장비 확보에 발 벗고 나서는 중이다.
하이 NA EUV 노광장비는 기존 EUV(극자외선) 노광장비보다 훨씬 정밀한 회로 패턴을 그릴 수 있어 2나노급 이상 반도체 제조의 필수 장비로 꼽힌다.
업계에 따르면 대당 약 4000억원에 달하는 하이 NA EUV 장비는 오는 2025년부터 제조사에 인도될 예정이며, 이미 주문이 밀린 것으로 나타났다. 현재 가장 많은 물량을 확보한 곳은 미국 정부의 지원을 등에 업은 인텔로 알려졌다.
네덜란드에 국빈 방문한 윤석열 대통령과 동행해 ASML 본사에 직접 방문한 삼성전자 이재용 부회장도 하이 NA EUV급 노광장비 개발을 위해 ASML과 1조원 규모의 R&D 센터 설립을 위한 업무협약(MOU)를 체결하며 다소 유리한 고지에 올랐다.
최용석 글로벌이코노믹 기자 rpch@g-enews.com
