화웨이 3D 적층 돌파… 반도체 경쟁 ‘미세공정→구조’ 전환

파이낸셜타임스(FT)는 화웨이가 최신 반도체 제조 장비 없이 컴퓨팅 성능을 끌어올리는 '로직 스태킹(Logic Stacking)' 기술을 확보했다고 17일(현지시각) 보도했다.

이번 기술 진전은 네덜란드 ASML의 극자외선(EUV) 노광장비 도입이 차단된 상태에서 이룬 성과다. 업계에서는 미국의 수출통제가 중국의 첨단 반도체 진입을 완전히 막지 못했으며, 패키징 패러다임 경쟁이라는 새로운 국면을 열었다는 진단이 나온다.


화웨이의 반도체 설계 자회사 하이실리콘은 트랜지스터 크기를 줄이는 미세공정 대신 회로를 여러 층으로 접는 3D 적층 기술에 집중했다. 글로벌 시장조사업체들은 이를 제재 환경 하에서 중국이 실리콘밸리와의 격차를 좁히기 위해 선택한 기술 우회 혁신 사례로 평가한다. 그동안 시장에서는 서구권 첨단 장비 차단으로 중국이 7나노미터(nm) 이하 미세공정에 진입하는 것이 불가능할 것으로 내다봤다.
화웨이는 기존 7나노 공정의 한계를 보완하기 위해 칩을 쌓아 올리는 방식을 택했으며, 이 기술을 올해 말 출시할 스마트폰 신제품용 칩에 적용할 계획이다. 다만 상업적 실현이 가능한 수준의 생산 수율을 달성해야 하며, 전력 소비와 과열 문제를 해결해야 하는 과제가 남았다.

연산 효율을 높이는 로직 스태킹은 메모리 대역폭을 넓히는 고대역메모리(HBM) 기술과 직접적인 대체 관계는 아니다. 그러나 연산 효율 중심의 접근이라는 점에서 HBM 기반 대역폭 확장 전략과 ‘패키징 주도권 경쟁’ 구도를 형성할 가능성이 있다.


데이터센터용 인공지능(AI) 칩 분야에서 화웨이는 개별 반도체의 성능 부족을 시스템 구조 재설계로 극복하는 전략을 세웠다. 화웨이가 공개한 '클라우드매트릭스 384' 플랫폼은 수백 개의 AI 프로세서를 하나의 시스템으로 연결하는 방식이다.

엔비디아가 고성능 단일 칩에 HBM을 결합하는 단일 성능 고도화(Scale-up) 구조를 취한다면, 화웨이는 통신 네트워크 전문성을 바탕으로 한 시스템 확장(Scale-out) 전략으로 개별 칩의 한계를 상쇄하겠다는 취지다. 다만 이러한 구조는 네트워크 지연(latency)과 전력 효율 측면에서 추가적인 최적화가 필요하다는 지적이 따른다.

모건스탠리 분석에 따르면 화웨이의 '910C' 칩은 단일 칩 기준 FP16 이론 연산 성능에서 약 800 테라플롭스(TFLOPS)를 기록하며 엔비디아의 이전 세대 주력 제품인 'A100'(약 600 TFLOPS)을 상회하는 것으로 나타났다.
이는 하드웨어의 단순 연산 능력 면에서 'A100'을 넘어서고 차세대 칩인 'H100'의 50~80% 선까지 추격한 수치다. 다만 이는 어디까지나 하드웨어 스펙상의 수치이며, 인공지능(AI) 반도체의 실질 구동 효율을 좌우하는 엔비디아의 '쿠다(CUDA)' 같은 독점적 소프트웨어 생태계 장벽은 여전히 과제로 꼽힌다.

미국 규제로 최신 칩 수급이 어려워진 중국 IT 기업들이 자국산 추론용 칩으로 급격히 돌아서면서 현지 수요는 급증하고 있다. 이에 따라 중국 내 자국산 AI 칩 매출은 2024년 470억 위안(약 10조 5400억 원)에서 오는 2030년 4050억 위안(약 90조 8400억 원) 규모로 성장할 전망이다.


중국 내 독자 생태계 구축 움직임에도 파운드리(반도체 위탁생산)의 대량 생산 병목 현상은 치명적인 약점이다. 대만 TSMC 이용이 막힌 화웨이는 중국 SMIC의 생산 라인에 전적으로 의존하고 있다.

EUV 장비 없이 구현한 7나노 공정의 낮은 수율과 제한된 생산능력이 동시에 제약으로 작용하는 형국이다. 업계 전문가들은 중국이 적층 기술로 장비 한계를 일부 우회하더라도 서구권 기업이 더 진보된 공정과 패키징 기술을 동시에 적용할 경우 절대적 기술 격차를 좁히기는 쉽지 않다고 분석한다.

국내 반도체 전문가들은 미국의 제재 압박이 거세질수록 중국의 반도체 자립화 경로가 다변화되는 역설적 상황에 주목한다. 중국은 미세공정 추격 대신 시스템 구조 재설계로 우회하고 있으며, 이는 기술 격차의 '속도'보다 '경로'를 바꾸는 변수로 작용하고 있다.

이는 장기적으로 메모리·파운드리 중심의 경쟁 구도를 시스템·패키징 중심으로 확장하는 변수가 될 수 있다. 한국 반도체 기업들은 글로벌 패키징 패러다임 경쟁 속에서 기술 초격차를 유지하는 한편, 중국의 시스템 기반 반도체 국산화 추이에 맞춘 정교한 대응 전략을 수립해야 한다.


첫째, SMIC 7나노 양산 기준 수율 안정화 여부다. 상업화 분기점이 되는 수율 도달 여부는 화웨이 3D 적층 칩의 공급 안정성을 가르는 핵심 지표다.

둘째, 엔비디아 중국향 감축 제품의 대체 속도다. 미국 수출통제 대상 국가를 향한 화웨이 시스템 패키지 판매가 엔비디아 점유율을 얼마나 흡수하는지 주시해야 한다.

셋째, HBM4 전환기 글로벌 패키징 캐파 병목 현상이다. 차세대 반도체 경쟁은 칩 자체보다 CoWoS 등 패키징 생산능력 확장에 비례하므로 관련 장비·소재 공급망을 점검해야 한다.


김주원 글로벌이코노믹 기자 park@g-enews.com