대만 TSMC, 하반기 3나노 양산 돌입…수율 70% 달성 분기점 되나?

TSMC의 기술혁신 역량은 여전히 높지만 3나노 공정 개발에 어려움을 겪고 있다. 반도체 시장의 둔화로 인해 투자 규모를 축소하고 생존을 위해 싸우는 TSMC는 3나노 공정에서 수율(收率)을 높이는 것이 올 하반기와 내년 매출에 큰 영향을 미칠 것으로 전망된다.


3나노 공정에서 삼성전자와 TSMC의 경쟁이 치열해지고 있다. 대만 언론은 TSMC의 3나노 수율이 85%에 이르는 반면 삼성전자는 20%대에 머물고 있다고 주장했다. 심지어 삼성전자의 수율이 10%대라는 소문도 돌았다.
수율이란 생산품에서 성공률을 의미하는데, 20%라는 것은 100개를 만들어도 20개밖에 사용할 수 없다는 것이다. 삼성전자는 이에 대해 “3나노 1세대 수율은 완벽한 수준”이라고 밝혔으나 정확한 수치는 공개하지 않았다.

업계 관계자에 따르면 삼성전자의 3나노 수율은 1세대 공정에서 80% 이상이고, 현재 2세대 공정을 개발 중이라고 한다. 삼성전자 측은 수율 문제에 대해 “아직 비공개 사항”이라며 구체적인 언급을 피했다.

최근 분기별 실적 발표회에서 TSMC의 웨이저자 CEO는 “3나노 제품에서 높은 수율을 획득하고 대량 생산하는 최초의 기업”이라고 자신감을 드러냈다. 또한 “수요가 TSMC 생산 능력을 초과하며 연말까지 회사의 수익 구조에서 3나노 공정의 점유율은 전체에서 5~6%가 될 것”이라고 전망했다.

이는 삼성전자와의 경쟁에서 우위를 차지한 것으로 해석된다. 삼성전자는 3나노 제품의 생산 우위에서 공식적으로 TSMC를 몇 달 선행했으나 후자는 더 빠르게 생산량을 늘려 적자를 메우려고 한다. 삼성전자와 TSMC는 2022년에 동시 양산할 예정이었지만 삼성전자는 양산을, TSMC는 연기했다.

삼성전자는 2022년 2분기에 3나노에 신형 GAAFET를 사용했다. 지난해 초까지 초기 3나노 생산 수율은 10~20% 범위에 불과했다. 삼성전자는 3나노 2단계 공정에 돌입하면 수율에 큰 개선이 있을 것이라고 말해왔다. 2단계는 2024년 양산을 목표로 모바일 및 HPC 애플리케이션에서 고성능·저전력 특성을 필요로 하는 주요 고객사의 신규 수주에 주력하고 있다.

이러한 개선으로 퀄컴과 미디어텍(MediaTek)은 삼성전자의 3나노를 스마트폰 SoC 개발에 적용할지 관심을 보일 수 있다고 보도했다. 아직 구체적인 수주 확보에 대한 소식은 공개되지 않고 있다.
한편, TSMC의 3나노 제품 판매수익이 웨이 CEO가 인정한 것처럼 올해 3분기까지 “중요한 지점”에 도달할지는 여전히 의문이다.

전문가들에 따르면 올해 하반기부터 TSMC는 3나노 공정 기술을 적용한 프로세서의 양산에 들어간다. 이번에 생산될 프로세서에는 애플의 차세대 스마트폰용 A17과 노트북용 M3, 그리고 N4와 N3 공정 기술을 활용한 서버용 프로세서가 포함된다.

애플은 3나노 공정 기술을 활용한 칩의 양산에 앞서 TSMC에 대량 주문을 했다. 단, 애플은 처음 3~4분기 동안 수율이 좋은 N3 칩에 대해서만 비용을 지불할 예정이다. 풀 실리콘 웨이퍼에 대한 결제는 적합한 제품의 수율이 70%를 넘어야 가능하다. TSMC는 이를 위해 3나노 수율을 높이기 위한 노력을 계속하고 있다.

애플은 내년 상반기부터 3나노 실리콘 웨이퍼에 대해 TSMC에 1만7000달러를 지불할 계획이다. 현재 애플의 3나노 프로세서 제품 수율은 55% 정도로 낮은 편이지만, 이는 새로운 공정 기술의 초기 단계에서는 정상적인 수준이라고 전문가들은 평가한다. TSMC는 분기마다 수율을 5%포인트씩 높여 나갈 목표를 세웠다.

TSMC는 3나노 공정 기술의 도입을 지연시킨 주요 원인으로 멀티마스크 극자외선(EUV) 리소그래피 장비의 부족을 꼽았다. 이 장비는 칩의 크기를 줄이고 성능을 향상하는 데 필수적인 역할을 한다. TSMC는 3나노 기술의 첫 세대에서는 상대적으로 큰 칩을 생산하고, 최소 향후 6개월 이내에 더 현대적인 리소그래피 장비로 교체할 예정이다. 이렇게 하면 실리콘 웨이퍼 하나당 30% 더 많은 칩을 얻을 수 있게 된다.


반도체 제조업체 TSMC가 2025년에 2나노 칩의 대량생산을 시작할 계획이라고 밝혔다. 2나노 칩은 TSMC가 처음으로 GAAFET 기술을 적용한 제품으로, 성능과 전력 효율성을 크게 높일 수 있는 것으로 기대된다.

TSMC에 따르면 2나노 칩은 기존의 3나노 칩보다 최대 15% 빠르거나 최대 30% 절전할 수 있으며, 칩 밀도도 약 15% 높다고 한다.

또한 TSMC는 2026년에는 2나노 칩의 개선 버전인 N2P를 생산할 예정이라고 밝혔다. 하지만 이러한 혁신은 결코 쉽지 않은 과정이다. 경쟁사인 삼성전자도 GAA 기술을 적용한 3나노 개발에 착수했으나 초기에 많은 시행착오와 낮은 수율 문제를 겪었다. 안정화에는 시간이 필요하다는 것이 업계의 공감대다.

TSMC가 이러한 어려움을 극복하고 계획대로 실현할 수 있을지는 미지수다.

한편 TSMC는 현재 낮은 라인 가동률로 인해 매출과 순이익이 어려움을 겪고 있다. 올해 2분기에는 평균 66% 미만의 가동률을 기록했으며 N7 시리즈 공정 부문에서는 전반적으로 50% 미만으로 떨어졌다. 하반기 신제품 출시를 통해 가동률을 높일 수 있을지 관심이 쏠린다.

또한 작년 4분기 TSMC의 재고 수준도 시장 표준보다 몇 배나 높았다. NVIDIA의 평균 수치를 2배 이상 초과했고 AMD 표준을 약 30% 초과했다. 이는 이들 회사의 제품에 대한 수요 감소로 인해 발생한 것으로 분석된다.


박정한 글로벌이코노믹 기자 park@g-enews.com